



UNIVERSITATEA TEHNICĂ "GH. ASACHI"
IAȘI
FACULTATEA DE AUTOMATICĂ ȘI
CALCULATOARE

*Aplicații ale Inteligenței Artificiale în sinteza
structurilor numerice complexe*

Teză de doctorat

Doctorand: Ms. Ing. Codrin Pruteanu
Conducător științific: Prof. Dr. Ing. Dan Gâlea

- 2006 -

Cuprins

Capitolul 1 – Introducere	
1.1 Microelectronică	6
1.2 Taxonomia circuitelor	7
1.3 Metode de proiectare a circuitelor	7
1.4 Sinteza circuitelor	8
1.5 Proiectarea asistată pe calculator a circuitelor	9
Capitolul 2 – Metode de proiectare a automatelor finite	
2.1 Etapele proiectării automatelor finite	11
2.2 Alocarea stărilor pentru automatele finite	12
2.2.1 Metode de abordare existente pentru alocarea stărilor	12
2.2.2 Probleme care apar la realizarea unui sistem de asignare a stărilor	13
2.3 Minimizarea numărului de stări ale automatelor finite	14
2.3.1 Necesitatea minimizării stărilor în sistemele de proiectare CAD	14
2.3.2 Abordări curente ale minimizării stărilor	14
2.4 Alte abordări ale optimizării automatelor finite	15
2.4.1 Asignarea concurentă a stărilor pentru reducerea suprafeței	15
2.4.2 Metode de descompunere și partiționare a automatelor finite	16
Capitolul 3 – Introducere în teoria laticilor	
3.1 Operații algebrice	17
3.2 Lattice	18
3.3 Semilattice	19
3.4 Lattice ca seturi parțial ordonate	19
3.5 Diagrame de lattice	20
3.6 Sublattice	20
3.7 Limitele unei latici	21
3.8 Elementele prime și ireductibile ale unei latici	21
3.9 Latici complete. Sublattice complete	22
3.10 Spații topologice. Seturi parțial ordonate	22
3.11 Latici distributive	23
3.12 Latici modulare	24
3.13 Latici de echivalență	25
Capitolul 4 – Aplicații ale teoriei automatelor	
4.1 Specificații inițiale despre automatele finite	26
4.2 Descompunerea automatului de către utilizator	26
4.3 Descrierea la nivel înalt	27
4.4 Captura grafică a schemei bloc la nivel înalt	27
4.5 Taxonomia automatelor finite	28
4.6 Reprezentările automatelor	33
4.7 Homomorfismul automatelor	34
4.8 Echivalența automatelor	36
4.9 Automate Moore	36
4.10 Reprezentarea automatelor incomplet specificate	37
4.11 Operații cu automate	38
4.12 Operații cu automate utilizând metode implicite	41
4.12.1 Gruparea în paralel utilizând metode implicite	41
4.12.2 Gruparea în serie utilizând metode implicite	41
4.12.3 Descompunerea în serie și paralel a automatelor finite	42
4.12.4 Descompunerea prin factorizare a automatelor finite	44
4.12.5 Optimizarea structurilor logice secvențiale complexe cu pachetul <i>fsmtool</i>	45
Capitolul 5 – Metode de reprezentare a circuitelor complexe	
5.1 Metode de reprezentare a mulțimilor de obiecte	46
5.2 Reprezentarea cubică pozițională a mulțimilor de obiecte	47
5.3 Reprezentări implicite ale automatelor finite	48
5.4 Implementarea operatorilor implicați	51

5.5 Tabela de calcul funcțională	52
5.6 Implementare cu diagrame de decizie binară	52
5.6.1 Ordinea variabilelor	53
5.6.2 Reducerea dimensiunilor	54
5.6.3 Pachete de programe ce implementează diagrame de decizie binară	54
5.6.4 Variante ale ROBDD	55
5.7 Metode de reprezentare utilizând librăria GMP	56
Capitolul 6 – Modalități de sinteză a circuitelor digitale complexe	
6.1 Minimizarea rețelelor logice	57
6.1.1 Necesitatea programelor de minimizare logică	57
6.1.2 Minimizarea circuitelor FPGA și a circuitelor bivalente	57
6.1.3 Minimizarea circuitelor logice multivalente	58
6.2 Clasificarea procesului de sinteză	60
6.3 Optimizarea circuitelor	61
6.4 Reprezentarea funcțiilor logice	64
6.5 Sinteza funcțiilor logice	66
6.5.1 Optimizarea logică independentă de tehnologie	66
6.5.2 Optimizarea logică dependentă de tehnologie	72
6.6 Optimizarea logică secvențială	72
6.7 Minimizarea stărilor	74
6.7.1 Minimizarea stărilor la automate finite complet specificate	74
6.7.2 Minimizarea stărilor la automate finite incomplet specificate	76
6.8 Codificarea stărilor	78
6.8.1 Codificarea stărilor pentru circuite bivalente	78
6.8.2 Codificarea stărilor pentru circuite multivalente	80
6.9 Hazardul circuitelor	82
Capitolul 7 – Metode de estimare a efortului logic în proiectarea circuitelor	
7.1 Estimarea timpului de răspuns pentru o poartă logică	85
7.2 Rețele logice cu mai multe stagii	87
7.3 Alegerea lungimii unei căi	88
7.4 Optimizarea funcției de fanin a unui circuit logic	90
7.4 Optimizarea funcției de fanout a unui circuit logic	93
Capitolul 8 – Metode de optimizare globală în proiectarea circuitelor complexe	
8.1 Introducere	96
8.2 Formularea problemei	97
8.3 Implementarea spațiului de soluții	98
8.4 Rezultatele implementării	101
8.5 Concluzii și implementări viitoare	105
Capitolul 9 – Strategii evolutive	
9.1 Noțiuni introductive	106
9.2 Paradigma evolutivă	107
9.3 Comparatie între SE, PE si AG	109
9.3.1 Rezumat al caracteristicilor	110
9.4 Evoluția	111
9.5 Codificarea și transmiterea informației. Cromozomi	111
9.6 Operatorii genetici	112
9.7 Reprezentarea soluțiilor	114
9.8 Blocuri de construcție și scheme	115
9.9 Considerații asupra operatorilor genetici	116
9.10 Teorema schemei	117
9.11 Paralelismul implicit	118
9.12 Metode de căutare a informațiilor	118
9.13 Permutări	121
9.13.1 Maparea unui set de întregi în permutări	121
9.13.2 Inversul unei permutări	122

9.13.3 Funcția de mapare	122
9.13.4 Metode de permutare	123
9.13.4.1 Aplicarea metodei de crossover propusă de Davis	123
9.13.4.2 Metoda de crossover mapat parțial (PMX)	124
9.13.4.3 Metoda de crossover ordonat	125
9.13.4.4 Metoda de crossover pozițional	125
9.13.4.5 Metoda de crossover uniform	125
9.13.4.6 Metoda recombinării muchiilor	126
9.13.4.7 Metoda conservativă maximală (MPX)	127
9.14 Selecția	127
9.14.1 Selecția parametrilor	128
9.14.2 Intensitatea selecției	128
9.15 Evaluarea funcției de fitness	129
9.16 Exemplu de implementare a unui algoritm evolutiv	130
9.17 Circuite hardware evolutive	130
9.17.1 Abordarea orientată pe inginerie	132
9.17.2 Abordarea orientată pe embriologie	132
Capitolul 10 – Aplicații ale algoritmilor evolutivi în proiectarea circuitelor digitale complexe	
10.1 Preliminarii	133
10.2 Metode de reprezentare a soluțiilor	135
10.3 Seturi de funcții de test	139
10.4 Reprezentări grafice ale funcțiilor de test	142
10.5 Abordări precedente	143
10.6 Metode de implementare	144
10.7 Concluzii și implementări ulterioare	154
Capitolul 11 – Concluzii finale. Contribuții originale. Obiective de viitor	
11.1 Concluzii finale	155
11.2 Contribuții originale	158
11.3 Obiective de viitor	159
Referințe	160

Lista figurilor

Figura 1 – Diagrame de latice	20
Figura 2 – Latticea unui subgrup	24
Figura 3 – Reprezentarea unui automat prin graf de tranziție	33
Figura 4 – Gruparea a două automate	38
Figura 5 – Gruparea în cascadă	39
Figura 6 – Gruparea în serie	40
Figura 7 – Gruparea în paralel	40
Figura 8 – Reprezentările ROBDD ale funcțiilor caracteristice a 3 funcții	47
Figura 9 – Reprezentarea implicită a automatului a.kiss2	49
Figura 10 – Reprezentarea implicită multivalentă a automatului a.kiss2	50
Figura 11 – Nivele de abstractizare și aspectele corespunzătoare	61
Figura 12 – Modele de circuite, sinteză și optimizare	63
Figura 13 – Rețeaua booleană	66
Figura 14 – Reprezentarea prin STT a automatului	69
Figura 15 – Reprezentarea prin STG a automatului	69
Figura 16 – Implementarea fizică la nivel RTL a automatului	71
Figura 17 – Diagrama bloc a implementării unui automat finit	72
Figura 18 – Modele de circuite secvențiale	73
Figura 19 – Diagrama de stări. Tabelul de stări	74

Figura 20	– Diagrama și tabelul de tranziție minimală	75
Figura 21	– Diagrama de stări. Diagrama de stări minimală	77
Figura 22	– Soluționarea hazardului static utilizând diagrame Karnaugh	83
Figura 23	– Calculul efortului logic pentru un buffer	89
Figura 24	– Graful de fluentă pentru automatul finit dk27.kiss2	90
Figura 25	– Graful de fluentă pentru automatul finit dk27.kiss2	93
Figura 26	– Circuit secvențial. Mașina prototip	98
Figura 27	– Topologia descompunerii generale	98
Figura 28	– Schema bloc la nivel Top a mașinii prototip	100
Figura 29	– STG pentru mașina prototip	100
Figura 30	– Schema la nivel RTL pentru mașina descompusă	100
Figura 31	– STG pentru prima masină	101
Figura 32	– STG pentru a doua masină	101
Figura 33	– Circuitul secvențial. Mașina prototip. Topologia descompunerii generale	135
Figura 34-39	– Reprezentarea grafică a funcțiilor de test	142
Figura 40	– Descrierea funcțională pentru AG conventional	145
Figura 41	– Graful de fluentă pentru automatul prototip	148
Figura 42	– Schema top pentru automatul prototip	148
Figura 43	– Schema top pentru automatul descompus	148
Figura 44	– Graful de fluentă pentru aubautomatul 1	148
Figura 45	– Graful de fluentă pentru aubautomatul 2	148

Lista tabelelor

Tabelul 1	– Descrierea automatului	34
Tabelul 2	– Funcțiile automatului A	35
Tabelul 3	– Funcțiile automatului B	35
Tabelul 4	– Descrierea automatului incomplet specificat	37
Tabelul 5	– Reprezentarea prin STT a automatului	70
Tabelul 6	– Reprezentarea stărilor interne și a ieșirilor	70
Tabelul 7	– Reprezentarea prin STT a valorilor stărilor următoare	70
Tabelul 8	– Reprezentarea prin STT a valorii ieșirilor	71
Tabelul 9	– Efortul logic pentru intrări porți CMOS statice	86
Tabelul 10	– Estimarea întârzierii parazitice pentru diferite tipuri de porți logice	86
Tabelul 11	– Optimizarea funcției de fanin pentru automatele finite	92
Tabelul 12	– Optimizarea funcției de fanout pentru automatele finite	95
Tabelul 13	– Raportul pentru exemplul shfitreg.verilog	102
Tabelul 14	– Raportul pentru exemplul shfitreg-top.verilog	102
Tabelul 15	– Rezultatele experimentale obținute pt setul de test în procesul de optimizare	104
Tabelul 16	– Tabelul muchiilor	126
Tabelul 17	– Funcțiile de test De Jong	140
Tabelul 18	– Partiționarea automată a subautomatelor de stări	146
Tabelul 19	– Raport pentru Spartan-XL	152
Tabelul 20	– Raport pentru Xilinx-XC4000XL	152
Tabelul 21	– Raport pentru Virtex-II	153
Tabelul 22	– Raport pentru Altera Flex-10k	153

Anexe

Anexa A	– Exemple în format Verilog a circuitelor obținute	166
----------------	--	-----

Capitolul 1

Introducere

1.1 Microelectronică

Dezvoltarea continuă a industriei microelectronice a permis evoluția tehnologiilor de proiectare a sistemelor hardware și software pe parcursul ultimilor ani. Creșterea continuă a nivelului de integrare a dispozitivelor electronice de la un singur strat la nivel multistrat a condus la producerea unor sisteme din ce în ce mai complexe. Dacă în perioada de început a proiectării circuitelor digitale densitatea de integrare era de ordinul miilor de tranzistoare (LSI), în prezent densitatea de integrare a ajuns la nivelul milioanei de tranzistoare (VLSI), și se prognozează că în viitor să crească exponențial la ordinul zecilor și sutelor de milioane de tranzistoare (ULSI).

Legea lui Moore prezice că densitatea de integrare a circuitelor se dublează o dată la 18 luni. Acest fapt conduce la creșterea complexității circuitelor integrate și scăderea la jumătate a perioadelor de tact. Din acest motiv pot apărea dificultăți în satisfacerea condițiilor de timing impuse în proiectarea circuitelor complexe.

Proiectarea circuitelor digitale complexe necesită investiții mari de capital datorită procesului de fabricare a dispozitivelor din ce în ce mai performante necesare pentru creșterea densității de integrare. Cu toate acestea, tendința de creștere a densității de integrare a circuitelor este pozitivă din punct de vedere economic deoarece conduce la reducerea numărului de componente din sistem, ceea ce presupune reducerea implicită a costurilor de împachetare și interconectare precum și o creștere a fiabilității generale a sistemului și o scădere a efectelor parazitice din cadrul structurii interne a componentelor.

În prezent există un număr ridicat de sisteme electronice care necesită componente integrate dedicate care sunt specializate să execute o funcție sau un set specific de funcții. Aceste componente se numesc “Application Specific Integrated Circuits”, sau ASIC-uri, și ocupă o porțiune ridicată pe piața de componente electronice.

Tehnologiile CAD au un rol foarte important în reducerea timpului de proiectare și de optimizare a calității circuitului. Odată cu creșterea nivelului de integrare proiectarea unui circuit fără erori devine o sarcină deosebit de dificilă pentru o echipă de ingineri proiectanți. Tehnologiile CAD sunt o codificare a fluxului de proiectare top-down a circuitelor complexe deoarece permit abordări fezabile în situații specifice.

Programele de sinteză curente țin cu greu pasul cu complexitatea în creștere a circuitelor moderne: procesoare dedicate, acceleratoare grafice, tehnologiile multi-strat și multi-core iar proiectarea circuitelor digitale devine din ce în ce mai dependentă de numărul de operații dintre sinteza logică și sinteza fizică, denumită și „timing-closure”, care este o zonă de cercetare din cadrul companiilor EDA (Cadence, Synopsys, IBM, Cypress, TSMC, etc) precum și a centrelor de cercetare (AT&T, Bell Labs, INRIA) și a universităților mari de profil (MIT, Stanford, U.C. Berkeley, Eindhoven TU, etc).

Descompunerea funcțională[124] a fost utilizată cu succes în analiza și optimizarea circuitelor discrete binare și multivalente, precum și a sistemelor simbolice[68] în domeniul științelor ingineresti moderne.[82] L. Józwiak este unul din cei care au formulat teoria și metodologia descompunerii generale care înlocuiește un circuit complex cu o rețea de subcircuite mai mici interconectate, care au același comportament și sunt echivalente din punct de vedere funcțional cu circuitul original, considerat prototip.[61]

1.2 Taxonomia circuitelor

Circuitele microelectronice exploatează proprietățile materialelor semiconductoare. Cele mai utilizate familii de circuite pentru substraturile de silicon sunt “Complementary Metal Oxide Semiconductor”, sau CMOS, cu versiunea bipolară denumită BiCMOS, utilizată încă de la începuturile proiectării circuitelor digitale, precum și recenta apariție a noilor circuite electronice bazate pe tehnologia “Silicon-On-Insulator”, sau SOI. Pentru circuitele bazate pe tehnologia CMOS perioada de încărcare și descărcare a joncțiunii substratului de capacitantă este foarte mare ceea ce permite atingerea unor performanțe de funcționare pînă la frecvența de maxim 1 GHz. Pentru circuite implementate în tehnologie SOI, suprafața substratului de capacitantă este eliminată astfel încît tranzistorul este capabil să funcționeze mai rapid întrucît procesul de încărcare a fost eliminat. Se preconizează că în următorii ani circuitele se vor putea proiecta pînă în frecvența de 5 Ghz pe baza tehnologiei SOI, care prezintă un consum redus de curent, timp de raspuns mai bun și densitate mai mare de integrare.

O alta formă de clasificare a circuitelor este în circuite digitale și analogice. În varianta analogică informațiile sunt codificate după valori cu parametri electrici continui, precum tensiune și curent. În circuitele digitale informația este cuantificată. Întrucît majoritatea circuitelor sunt binare, cuantumul informației are o valoare de 0 sau 1, Fals sau Adevărat. Circuitele digitale sunt superioare celor analogice în multe situații, de aceea în ultima perioada sunt utilizate pe scară largă în domeniile de procesare a semnalelor și telecomunicații, depășindu-le ca grad de utilizare pe cele analogice.

Dupa modul de operare circuitele digitale pot fi clasificate în circuite **sincrone** și circuite **asincrone**. Cele sincrone sunt caracterizate prin prezența unui semnal global de procesare denumit clock, pe cînd cele asincrone nu necesită prezența unui semnal de ceas global. Pe parcursul evoluției proiectării circuitelor au propuse diferite metode de abordare. Pentru circuite cu densitate mare de integrare sunt mai avantajos de utilizat operații sincrone deoarece sunt conceptual mai simple, prezintă un nivel ridicat de cunoaștere funcțională și există multe metode de verificare. Pe de altă parte avantajul utilizării circuitelor asincrone este dispariția semnalului de ceas global, ceea ce permite pe de o parte obținerea unor performanțe mai ridicate de funcționare, dar pe de altă parte abordarea lor funcțională este mai dificilă, iar corectitudinea răspunsurilor obținute este mai greu de apreciat.

1.3 Metode de proiectare a circuitelor

Viabilitatea proiectării circuitelor depinde de anumiți factori precum timpul de proiectare, preț și performanță. Pentru proiectarea circuitelor sunt utilizate diverse metode de proiectare. Acestea sunt de obicei clasificate în proiectare de tip “custom” sau “semicustom”. În primul caz proiectarea funcțională și fizică se realizează manual, necesitînd un efort suplimentar de optimizare din partea unei echipe de proiectare, detaliat pentru fiecare porțiune din circuit. În acest caz, efortul de proiectare și costurile sunt mari și de obicei ele sunt compensate prin obținerea unor circuite de o calitate foarte bună. Proiectarea “custom” a fost utilizată în special în perioada de început a proiectării circuitelor digitale, în prezent complexitatea crescută a circuitelor limitînd acest tip de proiectare doar la anumite porțiuni specifice de proiecte și circuite, precum unitățile de execuție și virgulă mobilă la unele procesoare. Proiectarea “semicustom” este bazată pe conceptul de restricționare a părților principale ale unui circuit la un număr limitat și reducerea posibilităților de abordare detaliată

a tuturor părților circuitului. Reducerea numărului posibil de modalități de implementare ușurează dezvoltarea de programe CAD de proiectare și optimizare, precum și reducerea timpului de proiectare per ansamblu.[59] Pierderea de performanță este de obicei redusă, deoarece abordarea detaliată poate fi extrem de dificilă pentru proiecte mari, iar tehnologiile de optimizare automată pentru metoda “semicustom” poate explora o gamă mai largă de implementări decât își poate permite o echipă de proiectanți, de aceea în prezent numărul de proiecte “semicustom” îl depășește pe cel de tip “custom”, existînd microprocesoare de înaltă performanță proiectate în acest mod. [60]

Proiectarea “semicustom” poate fi împărțită în 2 clase principale: proiectare bazată pe celule, sau “cell base design”, și proiectare bazată pe arii programabile, sau “array-based design”. Proiectarea bazată pe celule se bazează pe celule de librărie care pot fi proiectate o dată și apoi utilizate, sau pe utilizarea generatoarelor de celule care sintetizează suprafețe de macrocelule din specificațiile lor funcționale. În proiectarea bazată pe celule, deși procesul nu este complet simplificat, totuși este optimizat datorită utilizării blocurilor funcționale deja proiectate.

Proiectarea bazată pe celule include proiectarea cu celule standard. În acest caz celulele fundamentale sunt stocate într-o librărie. Celulele sunt proiectate o singură dată, dar sunt necesare update-uri pe măsură ce progresul tehnologic în tehnologia semiconducătorilor permite geometrii mai reduse. Menținerea librăriei este un proces dificil deoarece fiecare celulă necesită a fi parametrizată în termeni de suprafață și timp de răspuns la anumite temperaturi și tensiuni de alimentare. Utilizatorul unei librării de celule standard trebuie mai întâi să își adapteze proiectul la primitivele din librărie disponibile într-un pas denumit **mapare tehnologică**. Apoi celulele sunt plasate și rutate, toate aceste etape fiind automatizate. O extensie este metoda celulelor standard ierarhice, unde celule mai mari pot fi derivate prin combinarea celor mai mici.

Proiectarea bazată pe macrocelule constă în combinarea blocurilor care pot fi sintetizate de programe denumite **generatoare de module**. Primele generatoare au fost adresate sintezei automate a ariilor de memorii și suprafețelor logice programabile, sau PLA-uri. În prezent există generatoare sofisticate care sunt capabile să sintetizeze o aranjare a circuitelor cu o densitate și performanță egală sau superioară celor care pot fi realizate de un proiectant uman. Utilizatorul generatoarelor de macrocelule trebuie să prezinte doar descrierea funcțională, după care macrocelulele sunt plasate și rutate.

1.4 Sinteza circuitelor

În crearea unui circuit integrat există 4 etape principale: *proiectare, fabricare, testare și împachetare*. Sinteza constă în rafinarea modelului circuitului, dintr-un model abstract în unul detaliat, care prezintă toate detaliile necesare procesului de fabricare. Sinteza circuitului este cel de al doilea proces creativ. Primul se desfășoară în mintea proiectantului atunci când conceptualizează circuitul și schițează primul model. Scopul principal al sintezei circuitelor este de a genera un model detaliat al circuitului, cum ar fi o aranjare geometrică, care să poată fi folosită pentru fabricarea circuitului integrat. Optimizarea circuitului este de multe ori combinată cu sinteza. Rolul optimizării este de a îmbunătăți calitatea generală a circuitului. Un prim aspect ar fi **performanța** circuitului. Performanța ține atât de timpul de procesare al unei informații, precum și de cantitatea de informație care poate fi procesată într-o perioadă de timp dată. Un alt aspect ar fi **aria** circuitului, un circuit mai mic însemnând o densitate mai mare de integrare pe wafer, deci implicit un cost de producere mai scăzut și un număr mai mic

de rebuturi. Tehnologiile de sinteză îmbunătățesc calitatea circuitului, reducând atât perioada de proiectare cât și efortul uman.

După taxonomia etapelor de sinteză avem:

- Sinteza la **nivel arhitectural**:

- constă în generarea unei vederi structurale a unui model la nivel arhitectural. Aceasta corespunde determinării unei asignări a funcțiilor circuitului către operatori, denumiți resurse, precum și interconectarea dintre ei și timpul lor de execuție. Acest tip de sinteză se mai numește și sinteză de nivel înalt deoarece determină structura la nivel de blocuri a circuitului. Poate specifica modelul unei unități de control.

- Sinteza la **nivel logic**:

- constă în generarea unei vederi structurale a unui model la nivel logic. Acest tip de sinteză manipulează specificațiile logice în scopul creării de modele logice ca o interconectare a primitivelor logice, generând structura la nivel de poartă a circuitului. Procesul de transformare a unui model logic într-o interconectare de instanțe de celule de librării este de obicei denumit mapare tehnologică. Poate specifica modelul unui automat finit determinist descris la nivel schematic sau în format de limbaj HDL.

- Sinteza la **nivel geometric**:

- constă în crearea unei vederi fizice la nivel geometric. Acest tip de sinteză permite specificarea tuturor direcțiilor geometrice definind suprafața fizică a circuitului integrat, precum și poziționarea acestuia, de aceea mai este denumită și sinteza la nivel fizic. Poate specifica modelul unei harți de memorie.

1.5 Proiectarea asistată de calculator a circuitelor

Un proces de proiectare al unui circuit integrat pornește cu descrierea funcțională a circuitului într-un limbaj de descriere hardware de nivel înalt precum *Verilog* sau *VHDL* și un set de specificații. Scopul procesului de proiectare este de a minimiza funcția de cost ținând cont de constrângeri legate de întârziere, arie, puterea disipată, etc. Descrierea funcțională este mai întâi transmisă unui program de sinteză logică pentru a genera un circuit logic optimizat care îndeplinește constrângerile conform unui model de cost. Circuitul logic este apoi plasat și rotat într-un plan bidimensional de un program de plasare și altul de rutare care minimizează funcția de cost îndeplinind în același timp constrângerile în funcție de modelul lor de cost. Cu toate că un proiect profesional poate fi realizat manual fără a utiliza programele *CAD* dedicate, în prezent nici un proiect nu mai poate fi realizat fără ajutorul lor. În ultimii ani, s-au putut remarca 2 tendințe care cuprind metodologia de proiectare și programele *CAD* prezente. Prima tendință este presiunea din ce în ce mai mare a considerentelor de timp de proiectare. Aceasta a impus o presiune enormă asupra proiectanților de a apela din ce în ce mai mult la programele de proiectare *CAD*. În plus, odată cu descreșterea dimensiunilor tehnologice, devin din ce în ce mai importante unele efecte secundare precum întârzierea crescută a traseelor dintre circuite datorită unei creșteri a rezistenței sîrmelor. A doua tendință este creșterea dimensiunilor de integrare într-un singur chip, în special odată cu explozia cererilor de chip-uri de rețea care să suporte infrastructura Internet. Creșterea integrării înseamnă de asemenea că proiectanții trebuie să apeleze din ce în ce mai mult la programele *CAD*, pentru a putea manipula proiecte de complexitate mereu în creștere. Cu toate că aceasta înseamnă că va fi o nevoie crescută pentru instrumente *CAD*, de asemenea va însemna că unele presupuneri și abstractizări care au fost deja făcute, vor trebui revăzute.[39] De asemenea

trebuie studiat și numărul în creștere de operații dintre sinteza logică și cea fizică, ceea ce în termeni de specialitate se numește "*timing closure*".

Tehnologiile actuale utilizate pentru proiectarea circuitelor digitale includ, printre altele, arii de porți logice, celule de tehnologie standard, circuite executate la comandă, precum și dispozitive logice programabile *PLD*, arii de porți logice programabile *FPGA* și circuite dedicate specifice unor anumite tipuri de aplicații *ASIC*. Pe piață sunt disponibile o multitudine de pachete software de automatizare a proiectării pentru aceste tehnologii provenite de la diversele companii de profil. Ele permit funcții precum: captura schemei bloc, minimizare logică, asezarea geometrică a celulelor, plasarea și rutarea lor, verificarea regulilor de proiectare, simulare, și altele. Programele de acest tip au fost mai întâi dezvoltate de către marile companii de proiectare hardware precum și de universități și au apărut apoi pe piața sub formă de produse comerciale utilizate pentru proiectarea asistată pe calculator *CAD*. [45][46]

În timp ce proiectarea la nivel sistem s-a realizat inițial începând de la nivel de descriere sub forma de netlist a circuitelor și a ecuațiilor logice ale funcțiilor booleene, în format text sau sub forma de captură de schema a circuitului bloc, noua generație de programe utilizate pentru proiectarea hardware pornește de la descrieri de nivel înalt și generează datele de ieșire în acest format sau doar în formate intermediare. Descrierile de nivel înalt disponibile de la firmele de profil precum *INTEL* sau *IBM* includ limbaje la nivel de transfer între regiștri, automate finite, expresii booleene și limbaje structurate de descriere hardware precum *Verilog/VHDL*. În universități precum *Stanford*, *Carnegie-Mellon*, *UCLA*, *Technical University-Darmstadt*, *Oxford University*, se experimentează diverse versiuni de limbaje, expresii regulate, Rețele Petri, automate nedeterministe și paralele, ecuații recursive, precum și limbaje de uz general *C/C++*, *Lisp*, *Prolog* sau *Ada*, utilizate pentru automatizarea la nivel înalt a proiectării. [84]

Sunt încă incerte direcțiile de viitor pe care le va urma acest domeniu în privința limbajelor de nivel înalt și a metodelor de proiectare folosite. Unele direcții sunt oricum deja vizibile din prezentările care au loc în fiecare an la simpozioanele de profil precum „*Design Automation Conference*” (*DAC*), „*International Conference on Computer Aided Design*” (*ICCAD*), sau „*Design Automation and Test in Europe*” (*DATE*), precum și din prezentările noilor apariții software și din declarațiile companiilor despre planurile lor de viitor. Acestea includ: integrarea programelor de proiectare, analiză și verificare în sisteme complete, oferind proiectantului opțiunea de a selecta diverse moduri de proiectare, furnizând acestuia instrumentele pentru a-și putea construi propriul său mediu de proiectare *CAD*; interfețe ușor de utilizat bazate pe ferestre și grafice; incorporarea minimizării funcțiilor booleene și a implementării tehnologice pentru diverse metode de proiectare, nu doar *FPGA*; utilizarea descrierilor de automate finite pentru proiectarea celulelor executate la comandă.

Capitolul 2

Metode de proiectare a automatelor finite

2.1 Etapele proiectării automatelor finite

Atunci când automatul este deja disponibil sub o formă tabelară de 4 tuple, respectiv 3 tuple în cazul mașinilor Moore, se pot face două tipuri de abordări ale sistemului, una simplă, rapidă și una amplă, complexă.

În prima variantă se preia descrierea automatului într-un limbaj de descriere hardware simplificat și se generează ecuațiile logice la ieșire. Simbolurile stărilor sunt înlocuite cu codurile stărilor iar tabela de fluentă este rescrisă în format de tabelă de adevăr pentru bistabilele de tip D. Atribuirea de coduri stărilor se face conform specificațiilor lor, care este de fapt aleatoare, sau utilizatorul poate să-si declare propriile sale coduri. În sistemele mai avansate, sunt executate o serie de operații de optimizare și analiză asupra tabelii de fluentă pentru conversia în tabela de adevăr. Operațiile de optimizare includ următoarele operații:

- minimizarea numărului de stări interne
- descompunerea stărilor pentru o alocare optimă a acestora
- minimizarea numărului de stări de intrare și de ieșire
- alocarea stărilor interne
- alocarea stărilor de intrare, ieșire
- conversia din mașina Mealy în mașina Moore sau viceversa

Analiza include o simulare și o analiză de testabilitate a mașinii, precum și o analiză a hazardului în funcțiile de ieșire. În unele sisteme tabela stărilor este îmbunătățită prin adăugarea de linii și coloane în plus, în vederea creșterii testabilității acestora. Deși au fost dezvoltate teoretic mai multe tipuri de analiză a automatelor finite, puține dintre ele au fost implementate în mediul universitar și în practică. În final, tabela de fluentă analizată și optimizată este convertită în tabela de adevăr. Aceasta poate fi creată pentru diverse tipuri de bistabile și are intrările primare și ieșirile bistabilelor ca intrări, iar ieșirile primare și intrările în bistabile ca ieșiri. În majoritatea sistemelor mai recente sunt considerate doar bistabile de tip D, dar există sisteme în care utilizatorul are de ales între mai multe tipuri de bistabile realizate într-un șir. Alegerea unui bistabil potrivit poate micșora esențial aria implementării logice pentru unele automate, cum ar fi numărătoarele. În alte sisteme fiecare bistabil poate fi diferit față de celelalte pentru a minimiza și mai mult suprafața pe siliciu a implementării logice și a circuitelor bistabile. În literatura de specialitate au fost publicate articole despre noi tipuri de bistabile pentru implementări *VLSI*, care teoretic vor putea reduce și mai mult suprafața implementării funcțiilor logice, mărind ușor suprafața ocupată de bistabile. În etapa următoare, tabela de adevăr este minimizată și realizată ca o rețea logică. În majoritatea sistemelor curente este obținută o implementare logică bi-nivel, dar în sistemele realizate mai recent există o amplă abordare a proiectării multi-nivel pentru diferite familii tehnologice. Cercetarea în acest domeniu va avea o influență esențială în optimizarea automatelor finite. Existența unor programe de optimizare rapidă multi-nivel a circuitelor va avea același efect pe care l-au avut programele bi-nivel atunci când au apărut în minimizarea PLA-urilor. [100]

2.2 Alocarea stărilor pentru automatele finite

2.2.1 Metode de abordare existente pentru alocarea stărilor

Una dintre problemele alocării stărilor este cea a atribuirii de coduri stărilor interne ale automatului cu scopul de a minimiza unele funcții de cost legate de realizarea circuitului (cum ar fi o arie FPGA sau un număr de porți logice). Majoritatea lucrărilor de cercetare abordează doar problema asignării stărilor interne, presupunând că utilizatorul specifică codurile pentru stările de intrare și de ieșire. Există alte abordări care se bazează pe principii similare care atribuie numere binare stărilor de intrare și de ieșire, care sunt specificate inițial după nume. Aceasta are o implicație directă în minimizarea unităților de control microprogramate sau în proiectarea unităților de control cu FPGA-uri. Problema este clasică în Teoria Comutării Circuitelor, dar pînă de recent au existat puține instrumente software. Bazele abordării problemei asignării stărilor și a teoriei automatelelor au fost formulate la începutul anilor '60. Au existat și unele implementări software la unele din metode, dar rezultatele au fost nesatisfăcătoare. În schimb, recent, problema atribuirii stărilor devine abordabilă datorită numeroaselor încercări de a realiza compilatoare pentru implementarea pe siliciu la nivel logic a ariilor de circuite *VLSI*.

Există mai multe tipuri de abordări de principiu a problemei asignării stărilor:

Teoria partiționării dezvoltată de către Hartmanis, Stearns, Kohavi

Teoria se bazează pe conceptul de a partiționa stările automatului în blocuri. Partițiile se găsesc în tabele de fluentă și sunt folosite pentru a găsi seturi de partiții care produc codări unice optime. Această teorie este foarte elegantă din punct de vedere matematic, și dă o pătrundere în natura proprietăților structurale ale mașinii, și de asemenea este foarte generală: poate fi folosită la descompunerea automatelelor, minimizarea stărilor, implementări cu regiștri de shiftare, etc. Rezultatele publicate ale programelor care utilizează această teorie, precum și implementările practice demonstrează că acest tip de abordare devine dificil de aplicat pentru mașini cu mai mult de 10 stări, 10 intrări și 10 ieșiri.

Abordarea evaluării pe coloană, dezvoltată de către Dolotta și Mc Cluskey

Coloanele tabelii de fluentă primesc un punctaj în funcție de diverse criterii legate de calitatea asignării stărilor. Scorurile sunt folosite pentru a găsi partițiile potrivite și apoi atribuirea. Această abordare poate produce rezultate foarte bune, pentru toate tipurile de bistabile; rezultatele sunt chiar mai bune decât cele din primul tip de abordare, dar metoda este de asemenea dificil de aplicat pentru mașini cu mai mult de 12 stări.

Evaluarea enumerativă Story

Sunt evaluate toate partițiile posibile drept candidați posibili pentru asignare, calculînd complexitățile realizărilor funcțiilor booleene corespunzătoare, și presupunînd ca toate celelalte partiții au fost selectate optimal pentru ele. Este selectat pentru atribuire subsetul partițiilor cu cele mai bune scoruri. Această abordare produce rezultate mai bune decât a 2-a abordare, dar este totuși lentă.

Abordarea Branch and Bound dezvoltată de Perkovski, Lee și Zasovska

Are 2 variante. Prima permite realizarea de mașini cu 8 intrări, 8 stări interne și 8 ieșiri și produce rezultate optime pentru diverse tehnologii și bistabile. În această variantă trebuie evaluate aproape toate partițiile posibile. Acesta este softul care furnizează cele mai optime soluții din cele publicate, dar are neajunsul că este foarte lent. Metoda de aproximare care se bazează pe această metodă nu evaluează toate partițiile, doar selectează euristic cele mai bune

partiții și permite realizarea de mașini cu 12 stări, care pot fi extinse până la 18-20 de stări. Amîndouă variantele realizează asignarea stărilor combinată cu minimizarea lor.

Abordările asignării quadruple dezvoltate de Armstrong, De Micheli și Perkovski

Toate aceste abordări se bazează pe transformarea unor grafuri create din tabela de fluentă a automatului în grafuri de tip hipercub. Această abordare permite realizarea de mașini cu 100 de stări, dar soluțiile sunt departe de cele optime obținute în varianta 6. Au existat unele îmbunătățiri teoretice, dar nu au fost aplicate. *De Micheli* a implementat 2 algoritmi pentru asignare, la *Berkeley University*. În primul dintre ele, bazat pe metoda asignării quadruple, asignarea stărilor este redusă la problema îmbunătățirii grafului.[28] Cel de al doilea se bazează pe alte principii, și nu a obținut rezultate satisfacatoare. Rezultatele obținute, unde crearea grafului și a algoritmului îmbunătățit se bazează pe principii noi, par să fie satisfăcătoare: au fost asignate mașini cu 136 de stări. Dar nu sunt disponibile comparații detaliate cu alte tipuri de abordări. [29]

Algoritmul Moroz

Este un algoritm constructiv îmbunătățit foarte rapid și eficient care a fost folosit pe larg în proiectarea automatizată a sistemelor din întreprinderile din estul Europei. Autorul a implementat acest algoritm și a observat că poate găsi asignări pentru mașini cu peste 100 de stări, dar calitatea soluțiilor pentru automatele mici este departe de optim. Acesta este probabil cel mai rapid algoritm disponibil. Viteza rezultă din faptul că nu rezolvă asignările quadruple ci doar dezvoltă problema îmbunătățirii grafului care este creat direct din graful de fluentă.

Abordarea De Michelli, Brayton și Sangivanni-Vincenteli

Abordarea se bazează pe minimizarea funcțiilor booleene multi-valoare cu scopul de a găsi grupuri de stări și asignări constructive îmbunătățind apoi aceste grupuri prin exprimarea lor în funcțiile de fețe ale hipercubului. Strategia este foarte inovativă și rezultatele obținute sunt foarte bune. Este probabil din acest punct de vedere cel mai bun produs disponibil prezent din punctul de vedere al raportului timp/calitate. A fost aplicat la mașini cu până la 100 de stări, dar cel mai mare rezultat publicat a fost pentru 27 de stări.[28] Grupurile de stări sunt găsite cu ajutorul minimizării funcțiilor booleene multi-valoare cu programul *Espresso*, aplicat automatului înainte de asignarea stărilor. Această metodă de găsire a grupurilor de stări sau blocuri, combinată cu minimizarea booleană rapidă a fost sursa de succes a programului. Programul *KISS*, împreună cu formatul de descriere a automatului *.kiss*, respectiv versiunea sa îmbunătățită *.kiss2*, este în prezent folosit pe larg în universități și de multe companii care produc softuri comerciale. Un program care extinde această abordare a fost produs de firma *Intel*.

2.2.2 Probleme care apar la realizarea unui sistem de asignare a stărilor

În general se dorește un program care să permită o abordare rapidă, eficientă, și să fie aplicabilă în proiectarea *VLSI* în cât mai multe situații posibile, ceea ce este practic imposibil. Utilizatorul trebuie să implementeze una din metodele prezentate, specifică pentru clasa lui de automate și necesități de viteză și performanță, sau să implementeze mai mulți algoritmi și să îi aplice interactiv pentru fiecare situație particulară în parte.

Este necesară o analiză detaliată a metodelor de reducere, precum și evaluarea complexității algoritmilor optimați pentru problemele matematice, cum ar fi îmbunătățirea hipercubului, îmbunătățirea fețelor și a asignării quadruple. De aceea pare a fi de viitor problema utilizării de calculatoare și arhitecturi paralele precum și acceleratoare hardware dedicate în acest scop.

2.3. Minimizarea numărului de stări ale automatelor finite

2.3.1 Necesitatea minimizării stărilor în sistemele de proiectare CAD

Minimizarea numărului de stări ale automatelelor finite constă în unificarea grupurilor de stări compatibile ale unei mașini într-o singură stare în noua mașina, cu scopul de a obține o reprezentare echivalentă cu un număr redus, și posibil minimal, de stări. Se presupune că un automat cu mai puține stări permite o modelare superioară. Stările care prezintă aceeași comportare la aceleași intrări se numesc stări compatibile. Problema se complică atunci când, în cazul general, grupuri de stări compatibile nu sunt disjuncte iar compatibilitatea unor grupuri poate duce la incompatibilitatea altor grupuri de stări. Deși există un anumit număr de lucrări publicate în acest domeniu, se pare că nu există nici un sistem în industria americană care să implementeze această abordare. Contrar acestei situații, în industria europeană există numeroase sisteme de acest tip în aplicațiile industriale. În Statele Unite managerii responsabili nu au prevăzut necesitatea unor astfel de sisteme. Unul din motive ar fi din cauza faptului că proiectarea de nivel înalt, arhitecturală, este de cele mai multe ori separată de minimizarea logică iar proiectarea la nivel de așezare geometrică a tranzistoarelor este realizată de grupuri separate de ingineri. Atunci când cei care se ocupă de minimizarea logică primesc specificațiile circuitului de la cei care se ocupă cu proiectarea arhitecturii sistemului, ei nu mai observă atât de multe posibilități de îmbunătățire, cum ar fi cele care rezultă din introducerea stărilor de indiferență care ajută la minimizarea automatului. Mașinile sunt de dimensiuni mici, deoarece descompunerea inițială este realizată intuitiv de către proiectantul arhitecturii. Un alt motiv important ar fi cel legat de faptul că niciodată nu a existat o piață de mari dimensiuni pentru sisteme de control industriale realizate ca automate finite, deoarece ele au fost lăsate în urmă de apariția microcontrolerelor și a microprocesoarelor. În Europa de est, aceste tipuri de circuite secvențiale, care de obicei sunt de mari dimensiuni, au fost realizate ca automate finite cu PLA-uri, deci a existat o necesitate de software pentru minimizarea stărilor și asignarea lor. Necesitatea pentru minimizarea stărilor este mai evidentă în prezent când noile instrumente de nivel înalt pentru descrierile automatelelor finite precum *Expresii Regulate*, *Rețele Petri*, scheme de programe paralele, și altele, sunt incorporate în sistemele CAD iar conversiile în tabele de fluență vor fi executate automat.[54]

De exemplu, minimizarea unui automat complet definit face parte din procedurile de: conversie a expresiilor regulate în tabele de fluență, conversie în automat paralel, automat nedeterminist sau *Rețea Petri* a tabelii de fluență, verificarea echivalenței a 2 automate și multe altele. O multitudine de noi algoritmi produc tabele de fluență care sunt incomplete, au multe stări de indiferență, și de aceea pot fi minimizezate substanțial.

2.3.2 Abordări curente ale minimizării stărilor

Programele de minimizare a stărilor pot fi împărțite în 2 categorii: cele pentru automate complet definite și cele pentru automate incomplet definite. Prima problemă este relativ ușoară. Relația de compatibilitate a stărilor automatului în această situație este una de echivalență și prin urmare au fost dezvoltati algoritmi eficienți de ordinul $O(n \cdot \log(n))$. Problema minimizării automatelor incomplet definite este mult mai dificilă, iar soluția la un izomorfism nu este unică precum în cazul automatelelor complet specificate. Există relativ puțină documentație în acest domeniu, iar toate publicațiile abordează încercarea de a găsi spațiul minim de soluții și să utilizeze o variantă a algoritmului de închidere/acoperire pentru

grupuri de stări compatibile. Ideea este de a selecta un astfel de subset de stări compatibile, care este complet și închis, ceea ce înseamnă că toate numerele stărilor inițiale sunt incluse în unele grupuri, și că fiecare grup implicat de un grup selectat este de asemenea selectat. Au existat versiuni îmbunătățite ale algoritmilor clasici, dar nu au fost implementate software. Este necesar un efort substantial pentru scrierea de software dedicat și multă cercetare la baza proiectării algoritmilor pentru minimizarea stărilor pentru automate cu sute de stări, intrări și ieșiri, care apar în circuitele curente, precum module de unități de control și microprocesoare.

2.4 Alte abordări ale optimizării automatelor finite

Deoarece abordarea clasică de proiectare a automatelor finite implică rezolvarea unor probleme dificile precum minimizarea stărilor și asignarea lor, sau poate produce rezultate modeste, au existat multe încercări de a implementa metode de proiectare diferite. Ele încearcă minimizarea suprafeței sau a numărului de circuite și include următoarele metode:

- proiectarea de automate finite de uz general bazate pe regiștri de shiftare sau alte mașini elementare în loc de bistabile
- proiectarea de bistabile speciale cu intrări multiplexate
- proiectarea de arii regulate de mașini configurabile elementare
- descompunerea automatelor în structuri de automate
- conversia tipului de mașina, Moore în Mealy, și viceversa, pentru a selecta una cu performanțe mai bune
- minimizarea concurrentă a stărilor și asignarea lor
- structuri speciale de automate, precum diverse tipuri de unități de control microprogramate cu multe multiplexoare și memorii ROM, sau realizări partiționate ale logicii de control
- conversia directă a descrierii de nivel înalt cum ar fi cea a automatelor paralele în simboluri sau așezare geometrică

Aceste tipuri de abordări sunt utilizate selectiv pentru diferitele tipuri de automate. Unele dintre ele pot fi utilizate pentru toate automatele, unele doar pentru cele de mari dimensiuni, altele doar pentru cele de mici dimensiuni. [112]

2.4.1 Asignarea concurrentă a stărilor pentru reducerea suprafeței

Abordările curente ale sintezei structurale a automatelor nu sunt minimale. Metodele curente sunt de a minimiza inițial numărul stărilor interne ale automatului și apoi de a realiza o asignare a stărilor. Scopul acestor metode este în general de a micșora suprafața semiconductorilor pentru implementarea pe o anumită tehnologie selectată. Metodele aplică aproximări de cost foarte abstracte pentru a obține acest lucru. Este mult mai indicat să se minimizeze unele funcții de cost generalizate dependente de tehnologia dorită. Minimizarea numărului de stări interne rezultă din următoarea presupunere : "cu cât sunt mai multe stări interne, cu atât este mai complicată realizarea, deoarece sunt necesare mai multe elemente de memorie, există mai multe funcții de excitație, și prin urmare realizarea este mai complicată". Exemplele practice demonstrează faptul că tabela de fluență cu numărul minim de stări interne nu este neapărat punctul de start pentru a obține realizarea circuitului de o complexitate

minimală per ansamblu, calculată ca o sumă a numărului de bistabile și a numărului de porți combinaționale. Multe dintre tehnologiile curente nu necesită pentru început minimizarea numărului de elemente de memorie, așa cum este presupus în metodele clasice. Exemplele practice demonstrează faptul că nu trebuie să căutăm un automat cu un număr minim de stări interne sau cu funcțiile de excitație care să depindă de numărul minim de variabile. Pot fi găsite ușor exemple de automate care au realizări minimale, deși au un număr de bistabile mai mare decât minimul, și asta din cauză că ele prezintă funcții de excitație mai simple. De asemenea, încercarea de a găsi o realizare a setului de funcții de excitație cu numărul minimal de variabile argument este de cele mai multe ori nefolositor, deoarece astfel de realizări pot avea mai multe porți sau conexiuni decât alte realizări ale acestor funcții. Mai mult, aceste presupuneri nu țin cont de realizarea funcțiilor de excitație pentru implementări cu bistabile, altele decât cele de tip D. Una dintre soluțiile de abordare a acestei situații ar fi înlocuirea celor 2 etape de minimizare a numărului de stări interne și de atribuire a stărilor, cu o singură etapă de minimizare în același timp cu asignarea stărilor. În acest caz, funcția de cost, în raport cu funcțiile de excitație alese într-o anumită tehnologie este optimală.[108]

2.4.2 Metode de descompunere și partiționare a automatelor finite

Alt grup de metode se referă la descompunerea unui automat într-un grup de subautomate. Aici există o multitudine de abordări. Metodele clasice bazate pe teoria partiționării, caută în general anumite partiții care permit descrierea automatului ca o compunere în paralel sau cascadă a altor automate. Aceste proceduri pot fi realizate recursiv. Din păcate, aceste tipuri de descompuneri sunt foarte laborioase de găsit, iar situațiile de aplicație practică apar foarte rar în automatele industriale. Unele variante utile ale teoriei clasice discută despre descompunerea unor blocuri importante cum ar fi registrele de shiftare și numărătoarele.

Noile metode de descompunere încearcă folosirea metodelor de partiționare a grafurilor [23], pentru partiționarea grafului de fluentă. Aceste metode sunt utilizate în sistemele practice ca o necesitate, dar comportamentul lor pare nesatisfăcător. Un alt grup de metode presupune o anumită structură de realizare a automatului, de exemplu o unitate microprogramată, în care unele ieșiri din automat sunt legate de intrarea de adresă a unui multiplexor și controlează selecția semnalelor de intrare ale acestui automat, ieșirea multiplexorului fiind una din intrările automatului. Sunt realizate PLA-uri separate pentru codificarea semnalelor de intrare și de ieșire.[120] PLA-ul principal care realizează funcția de excitație și cea de ieșire este partiționat în mai multe PLA-uri. Aceste abordări combinate, pot produce diverse structuri descompuse cu costuri de implementare foarte diferite. Altă abordare posibilă este de a crea metode, care sunt aplicabile în particular pentru unele variante selectate de realizare a automatului.

Capitolul 3

Introducere în teoria laticilor

Descompunerea automatelor finite presupune găsirea unor partiții pe mulțimea stărilor automatului care satisfac condiția de ortogonalitate. Acest lucru poate fi realizat ținând seama de diferitele proprietăți pe care le are această mulțime. În acest capitol se vor studia proprietățile algebrice legate de existența partițiilor având proprietatea de substituție. Mulțimea acestor partiții are o structură de laticice a cărei cunoaștere teoretică este utilă, atât pentru realizarea descompunerilor în serie și paralel dar și pentru cazul descompunerii generalizate care le cuprinde și le înglobează, și constituie suportul teoretic fundamental care va sta la baza tuturor operațiilor realizate pe seturi finite de pe parcursul acestei lucrări.[35]

3.1 Operații algebrice

În această secțiune vom începe cu descrierea setului de teorii prezentate în acest capitol. Faptul că un element x este inclus într-un set M , și un element y nu este inclus în M , va fi notat cu $x \in M$ respectiv $y \notin M$. Dacă pe un set P este definită o relație de ordine, π , atunci π se va numi **set parțial ordonat** în funcție de π . Dacă cel puțin una din relațiile $x \leq y(\pi)$ și $y \leq x(\pi)$ este valabilă pentru orice pereche de elemente $(x, y) \in P$, atunci P se va numi **lanț** sau **set complet ordonat** în funcție de π . [101]

Fie c_0 un element oarecare dintr-un set parțial ordonat P . Putem forma un sub-lanț din P în felul următor: fie c_0 cel mai {mare, mic} element din sub-lanț; altfel, fie $c_k (k \geq 1)$ un element din P astfel încât una din relațiile $\{c_k < c_{k-1}, c_k > c_{k-1}\}$ este adevărată. Dacă fiecare din lanțurile astfel formate, începând cu orice c_0 este finit, atunci P satisface condiția de minim(maxim).[3]

Teoremă: Dacă un set P parțial ordonat satisface condiția de minim (respectiv de maxim), atunci pentru orice $x \in P$, există cel puțin un element minim(respectiv maxim) $m \in P$, astfel încât $x \geq m$ ($x \leq m$). [35]

Definiție: O mapare de o singură valoare $f : x_1, \dots, x_n \rightarrow f(x_1, \dots, x_n)$ (1) dintr-un set nevid A , este denumită o operație de variabilă n , definită în A . Este posibilă definirea unui număr nelimitat de operații într-un set A . Dacă A este infinit, atunci chiar și o infinitate de operații distincte pot fi definite în A iar numărul de variabile poate fi diferit la fiecare operație.

Definiție: Două algebre $A = A(\{f_\gamma\}_{\gamma \in \Gamma})$ și $B = B(\{g_\delta\}_{\delta \in \Delta})$ sunt *algebre similare* dacă există o mapare unu la unu σ din setul Γ aparținând setului Δ astfel încât pentru fiecare $\gamma \in \Gamma$, operațiile f_γ și $g_{\sigma(\gamma)}$ au același număr de variabile. În mod evident, similaritatea algebrelor este o relație de echivalență. O mapare de o singură valoare φ este un **homomorfism** al lui A în B dacă mapează pe A în B , și dacă pentru orice index γ ($\gamma \in \Gamma$) și oricare sistem de elemente $x_1, \dots, x_{n(\gamma)} \in A$ avem $\varphi(f_\gamma(x_1, \dots, x_{n(\gamma)})) = f_\gamma(\varphi(x_1), \dots, \varphi(x_{n(\gamma)}))$. (2)

Definiție: Dacă o mapare φ de această natură este nu numai de o singură valoare dar și unu la unu, atunci este denumită **izomorfism**. În cazul special în care $B = A$ avem de a face cu un **endomorfism** în locul unui homomorfism și cu un **automorfism** în locul unui izomorfism. Dacă algebra A are un homomorfism φ în algebra similară B , atunci B este denumit **imagea izomorfică** a lui A după homomorfismul φ .

3.2 Latice

Un set L este denumit *latice* dacă sunt definite în L două operații binare, **reuniune** și **intersecție**, care atribuie fiecărei perechi de elemente $(a,b) \in L$, în mod unic un element $a \cap b$ (intersecția lui a cu b) precum și un element $a \cup b$ (reuniunea lui a cu b) astfel încât sunt îndeplinite următoarele axiome de latici $L_1 - L_6$:

L_1 Pentru orice elemente $a,b,c \in L$, avem $(a \cap b) \cap c = a \cap (b \cap c)$

L_2 Pentru orice elemente $a,b,c \in L$, avem $(a \cup b) \cup c = a \cup (b \cup c)$

L_3 Pentru orice elemente $a,b \in L$, avem $a \cap b = b \cap a$

L_4 Pentru orice elemente $a,b \in L$, avem $a \cup b = b \cup a$

L_5 Pentru orice elemente $a,b \in L$, avem $a \cap (a \cup b) = a$

L_6 Pentru orice elemente $a,b \in L$, avem $a \cup (a \cap b) = a$

Cu alte cuvinte, într-o latice ambele operații sunt comutative și asociative; mai mult, ele au proprietățile exprimate de L_5 și respectiv L_6 , care sunt referite ca **identitate de absorbție a operațiilor de intersecție și reuniune**. O consecință imediată a identităților de absorbție este:

Teoremă: Fiecare latice are următoarele proprietăți: (Dedekind)

L_7 Operațiunea de intersecție este idempotentă, $a \cap a = a$, pentru $\forall a \in L$.

L_8 Operațiunea de reuniune este idempotentă, $a \cup a = a$, pentru $\forall a \in L$.

Corolar: Pentru oricare 2 elemente a,b aparținând unei latici, atunci $a \cap b = a \cup b$ dacă și numai dacă $a = b$.

Teoremă: Fiecare latice are următoarea proprietate:

L_9 Pentru orice elemente $a,b \in L$, $a \cap b = b$ dacă și numai dacă $b \cup a = a$ (Bergmann).

$L_{9'}$ Pentru orice elemente $a,b \in L$, $a \cap b = b$ implică $b \cup a = a$

$L_{9''}$ Pentru orice elemente $a,b \in L$, $b \cup a = a$ implică $a \cap b = b$

În această formă, $L_{9'}$ și $L_{9''}$ nu sunt duale, întrucât ele diferă nu doar prin simbolurile operaționale \cap și \cup , dar sunt interschimbate de asemenea și literele a și b . Întrucât a și b sunt

elemente arbitrare din L , este permis a se interschimba valoarea lui a cu cea a lui b . Astfel obținem afirmația:

L_9^* . Pentru o pereche de elemente dată $(a,b) \in L$, $a \cup b = b$ implică $b \cap a = a$.

3.3 Semilattice

Pentru fiecare algebră de 2 operații există o întrebare importantă și interesantă despre ce algebră va rezulta dacă una din operații ar fi eliminată. În cazul unei latice L , fie L^\cup și L^\cap , care denotă aceste algebre unare, cu aceleași elemente ca cele din L , dar numai operațiunea de intersecție din L este considerată în L^\cap și numai operațiunea de reuniune din L respectiv în L^\cup .

Considerând L_1, L_3, L_7 , precum și L_2, L_4, L_8 , operația definită pe ambele structuri L^\cap și L^\cup este asociativă, comutativă și idempotentă.

În general, un set H este denumit o **semilattice** dacă este definită în el o operație care atribuie fiecărei perechi de elemente a,b un element $a^\circ b$, astfel încât sunt satisfăcute următoarele *axiome de semilattice*:

H₁: Operația $^\circ$ este asociativă, ceea ce rezultă că $(a^\circ b)^\circ c = a^\circ (b^\circ c)$ pentru orice triplet de elemente $a, b, c \in H$.

H₂: Operația $^\circ$ este comutativă, ceea ce rezultă că $a^\circ b = b^\circ a$ pentru orice pereche de elemente din H .

H₃: Operația $^\circ$ este idempotentă, ceea ce rezultă că $a^\circ a = a$ pentru orice element $a \in H$.

În consecință, dacă L este latice, atunci ambele L^\cap și L^\cup sunt semilattice. Prima este denumită latică-intersecție, iar a doua latică-reuniune, din L . Între aceste două semilattice se stabilește o conexiune foarte strinsă prin L_5, L_6 și L_9 .

3.4 Lattice ca seturi parțial ordonate

În orice latice poate fi definită în mod natural o relație de ordine, cu ajutorul operațiilor cu latici.

Teoremă: Într-o latice L , avem prescrierile:

1. $a \leq b \Leftrightarrow a \cap b = a$ ($a,b \in L$), definește o relație de ordine.
2. $a \leq b \Leftrightarrow a \cup b = b$ ($a,b \in L$), echivalentă cu (1)


Prin comutativitatea operațiilor cu latici și datorită proprietății L_9 , prescrierea (2) este echivalentă cu (1), prin urmare, în cazul în care prescrierea (2) mai convenabilă, se poate folosi în locul lui (1).

Teoremă: În funcție de relația de ordine (1), fiecare subset finit $\{a_1, \dots, a_n\}$ al unei latici L are un infimum și supremum, denumite:

$$(3) \inf_L \{a_1, \dots, a_n\} = \bigcap_{j=1}^n a_j \quad , \quad \sup_L \{a_1, \dots, a_n\} = \bigcup_{j=1}^n a_j$$

3.5 Diagrame de laticice

Orice laticice finită, fiind un set finit parțial ordonat, poate fi reprezentată printr-o diagramă denumită **diagramă de laticice**. Diferite seturi finite parțial ordonate pot fi reprezentate de aceeași diagramă dacă și numai dacă sunt izomorfe. Prin urmare, orice laticice finită este determinată în mod unic prin diagrama sa pînă la izomorfism. Laticicele finite sunt în mod normal dat descise prin intermediul diagramelor lor. Lucrul cu o diagramă este la fel de simplu ca și lucrul cu tabelele, cu avantajul că diagrama permite în plus definirea ambelor operații în același timp. De la diagrama unei laticice, intersecția și reuniunea a 2 elemente, a și b , poate fi găsită prin faptul că $a \cap b = \inf \{a, b\}$ și $a \cup b = \sup \{a, b\}$. Prin urmare, dacă $a \leq b$, avem $a \cap b = a$, $a \cup b = b$; dacă $a \geq b$, atunci avem $a \cap b = b$, $a \cup b = a$. În fine, dacă $a \parallel b$, atunci $a \cap b$ este acel element situat cel mai sus (dintre a și b) din care este posibil de a trasa segmente linie care conectează cercuri ale diagramei către a și b . Spre exemplu, diagrama din Fig. 1 reprezintă o laticice în care operațiile sunt definite după cum urmează: pentru fiecare element x al laticice, avem: $0 \cap x = 0$, $0 \cup x = x$, $i \cap x = x$, $i \cup x = i$, iar tabelele și diagramele arată astfel:



\cap	a	b	c	d	e
a	a	o	a	a	o
b	o	b	o	b	b
c	a	o	c	a	o
d	a	b	a	d	b
e	o	b	o	b	e

\cup	a	b	c	d	e
a	a	d	c	d	i
b	d	b	i	d	e
c	c	i	c	i	i
d	d	d	i	d	i
e	i	e	i	i	e

Figura 1. Diagrame de laticice

3.6 Sublaticice

Ținînd cont de definiția unei „subalgebre” a unei algebre, putem defini un subset nevid $R \in L$ astfel încît:

$$(1) \quad a, b \in R \Rightarrow a \cap b, a \cup b \in R.$$

este o **sublaticice** a laticiei L . În mod evident, axiomele $L_1 - L_6$ sunt satisfacuate de către orice triplet $a, b, c \in R$. După cum este de asteptat, fiecare sublaticice a laticiei L formează o laticice în raport cu operațiile definite în L . De asemenea L este o sublaticice a ei. Sublaticicele laticiei L , altele decît L însăși, sunt denumite **sublaticice proprii** ale lui L . Sublaticicele proprii care constau din mai mult de un element sunt denumite **sublaticice netriviiale**.

Definiție: Un subset I al unei laticice L este denumit un **ideal** al lui L dacă I satisface următoarele două condiții:

- $I_1: a, b \in I \Rightarrow a \cup b \in I;$
 $I_2: \text{pentru } \forall x \in L, a \in I \Rightarrow a \cap b \in I.$

Prin această definiție, fiecare ideal al unei latice L este o sublatice a laticii L .

3.7 Limitele unei latice

Dacă o latice L are un element $\{o, i\}$ astfel încât orice element $x \in L$ satisface inegalitatea $\{o \leq x, i \geq x\}$, atunci $\{o, i\}$ este denumit cel mai mic, mare element din L . Aceste elemente se mai numesc de altfel și elementele limită ale lui L . Prin definiția ordonării laticilor, cel mai mic element o și cel mai mare element i al unei latice L satisface identitățile:

- (1) $o \cap x = o$, $o \cup x = x (x \in L)$
 (2) $i \cup x = i$, $i \cap x = x (x \in L)$

Altfel spus, cel mai mic, mare element $\{o, i\}$ al laticii L este elementul $\{zero, unitate\}$ al laticii intersecție L^\cap și elementul $\{unitate, zero\}$ al laticii reuniune L^\cup .

Teoremă: Fiecare latice are cel mult un element minim și unul maxim; aceste elemente sunt în același timp elementul cel mai mic respectiv cel mai mare al laticii.

Corolar: O latice care satisface condiția de $\{minim, maxim\}$ are un element $\{minim, maxim\}$. În mod particular fiecare latice de lungime finită este marginită.

3.8 Elementele prime și ireductibile ale unei latice

Fiecare element a al unei latice poate fi reprezentat sub forma $a = x \cap y$. (Spre exemplu $x = a$ și $y \geq a$). Totuși o descompunere de acest fel a lui a nu aduce nici o informație în plus, este de interes doar reprezentarea de forma $a = x \cap y$ cu $x, y > a$. Un element $a \in L$ este reductibil la intersecție dacă există în L elementele a_1 și a_2 astfel încât avem:

$$(1) a = a_1 \cap a_2 (a_1, a_2 > a)$$

Dacă a nu poate fi descompus în forma (1) atunci se poate spune că este ireductibil prin intersecție. În mod dual, $\forall a \in L$ este reductibil respectiv ireductibil la reuniune dacă poate fi reprezentat în forma:

$$(2) a = a_1 \cup a_2 (a_1, a_2 < a)$$

În mod evident, cel mai mic element și fiecare atom al unei latice marginite este ireductibil la reuniune, în timp ce cel mai mare element și fiecare atom dual a unei latice marginite este ireductibil la intersecție.

Teoremă: Într-o latice care satisface condiția de maxim, fiecare din elementele sale poate fi reprezentat ca o intersecție a unui număr finit de elemente ireductibile la intersecție.

Teoremă: Într-o latice complementară fiecare element prim $\{intersecție, reuniune\}$ cu excepția celui $\{minim, maxim\}$ este un $\{atom, atom dual\}$ al laticii.

3.9 Latici complete. Sublatice complete

Definiție: Dacă pentru orice subset nevid R aparținând unei latice L există $\{ \text{intersecția } \cap R, \text{ reuniunea } \cup R \}$, atunci L este **latice completă** în raport cu $\{ \cap, \cup \}$. Dacă L este completă în raport cu ambele operații, atunci laticea este completă. Conceptul de latice completă a fost introdus într-o formă diferită de către Birkhoff [3]. Aparent, din definiție, fiecare latice finită este completă.

Dacă L este o latice completă atunci, în particular, trebuie să existe ambele afirmații: $\cap L = \inf_L L$ și $\cup L = \sup_L L$. Dar prin definiția minimului $\cap L \leq x$ pentru orice element $x \in L$; atunci $\cap L$ este cel mai mic element din L . În mod similar, $\cup L$ este cel mai mare element din L . Prin urmare, fiecare latice completă este marginată. Mai mult, tot prin definiție, dualul unei latice complete este de asemenea o latice completă. În consecință dualul fiecărei propoziții despre latici complete este de asemenea adevărat. Acest fapt poate fi exprimat ca un principiu al dualității laticilor complete.

Definiție: Un subset R aparținând unei latici complete L va fi denumit **sublatice completă** la $\{ \text{intersecție, reuniune} \}$ din L , dacă există $\{ \inf_R H, \sup_L H \}$ pentru orice subset H din R care coincide cu $\{ \inf_L H, \sup_L H \}$.

Este evident că orice interval al unei latici complete este o sublatice completă. Într-adevăr, dacă $H \subseteq [a, b] \subseteq L$ și L este o latice completă, atunci a este limita inferioară respectiv b este cea superioară a lui H . Prin urmare, prin definiția la infimum și supremum obținem relația: $a \leq \inf_L H \leq \sup_L H \leq b$. Cu alte cuvinte ambele $\inf_L H$ și $\sup_L H$ aparțin lui $[a, b]$ și în consecință $\inf_L H$ este cea mai de jos margine inferioară iar $\sup_L H$ este de asemenea ultima margine superioară a lui $H \in [a, b]$.

3.10 Spații topologice. Seturi parțial ordonate

Un spațiu topologic poate fi descris prin definirea tuturor seturilor închise din spațiul respectiv. De asemenea o operațiune de închidere poate fi definită ca o operațiune de stabilire a seturilor închise de subseturi de spații care au fost închise în raport cu operațiunea de închidere. Una din topologiile naturale ale seturilor parțial ordonate este **topologia internă** în care elementele sub-bazei sunt doar aceste subseturi. Întrucât fiecare subset de un singur element al setului parțial ordonat este un interval, prin introducerea unei topologii interval pe un set parțial ordonat, este obținut un spațiu T_I . Dacă dorim să introducem o topologie pe un set T , trebuie considerat un subset $\{ S_\gamma \}_{\gamma \in \Gamma}$ al laticii subset $\wp(T)$ și format cea mai mică sublatice $Z \in \wp(T)$ care include fiecare S_γ , la fel ca și un O și T . Z este sublaticea completă la intersecție, generată de $\{ S_\gamma \} \cup \{ O, T \}$ în $\wp(T)$. Elementele lui vor fi considerate ca cele mai mici subseturi ale lui T . Elementele lui Z astfel definite pot fi exprimate prin intermediul lui S_γ .

Definiție: Un set parțial ordonat P este denumit un **set direct** $\{ \text{sus}, \text{jos} \}$ dacă fiecare subset de două elemente din P are cel puțin o limită $\{ \text{joasă}, \text{înalță} \}$ în P . Un set parțial ordonat orientat în ambele direcții în același timp, se numește set orientat.

3.11 Latici distributive

Clasa laticilor descrise anterior cuprinde o categorie care satisface următoarele condiții în plus la axiomele precedente ale laticilor.

L₁₀ Pentru orice triplet de elemente (a, b, c) ale unei laticice, $a \cap (b \cup c) = (a \cap b) \cup (a \cap c)$;

L₁₁ Pentru orice triplet de elemente (a, b, c) ale unei laticice, $a \cup (b \cap c) = (a \cup b) \cap (a \cup c)$;

O laticice pentru care sunt valabile L_{10} și L_{11} este denumită **laticice distributivă**. L_{10} este denumită **identitate distributivă la intersecție** iar L_{11} **identitate distributivă la reuniune**.

Laticicele distributive complementare sunt denumite Algebre Booleene, după numele autorului care le-a elaborat. [4]

Inegalitățile $a \cap (b \cup c) \geq (a \cap b) \cup (a \cap c)$ și $a \cup (b \cap c) \leq (a \cup b) \cap (a \cup c)$ sunt valabile pentru orice triplet de elemente (a, b, c) ale unei laticice, similar cu identitățile distributive. Prima este denumită **inegalitate distributivă la intersecție** iar cea de a 2-a este denumită **inegalitate distributivă la reuniune**. Prin aceste două inegalități, pentru a demonstra distributivitatea unei laticice este suficient a se demonstra că pentru orice triplet (a, b, c) al unei laticice avem:

$$(1) \quad a \cap (b \cup c) \leq (a \cap b) \cup (a \cap c)$$

$$(2) \quad a \cup (b \cap c) \geq (a \cup b) \cap (a \cup c)$$

Teoremă: Atunci când o laticice satisface L_{10} , ea satisface de asemenea și L_{11} și viceversa. (Schröder, p.286).

Corolar 1: O laticice în care sunt satisfacute L_{10} și L_{11} este distributivă.

Corolar 2: O laticice în care una din inegalitățile (1) și (2) este satisfacută fără restricții este distributivă.

Demonstrație: Dacă L_{10} este valabilă pentru o laticice, atunci pentru orice triplet a, b, c aparținând laticii avem:

$$\begin{aligned} (a \cup b) \cap (a \cup c) &= ((a \cup b) \cap a) \cup ((a \cup b) \cap c) = \\ &= a \cup ((a \cap c) \cup (b \cap c)) = \\ &= (a \cup (a \cap c)) \cup (b \cap c) = \\ &= a \cup (b \cap c) \end{aligned}$$

prin urmare L_{11} este valabilă. Datorită considerentelor duale, L_{10} poate fi dedusă din L_{11} . Teorema este astfel demonstrată ; corolarele sunt triviale.

Teoremă: Dualul, fiecare sublatice și fiecare imagine homomorfică a unei laticice distributive este de asemenea o laticice distributivă.

3.12 Latici modulare

Se poate demonstra prin simple calcule că în orice latică ecuația în L_{10} este adevărată pentru orice triplet de elemente (a, b, c) ale laticii care satisface relația $a \leq c$. Există de asemenea latici nedistributive importante în care orice triplet de elemente a, b, c ($a \leq c$) satisface de asemenea ecuația L_{11} . Întrucât în cazul în care $a \leq c$ partea dreaptă a ecuației din L_{11} se reduce la $a \cup (b \cap c)$, aceste latici pot fi caracterizate ca satisfăcând următoarea condiție:

L_{12} Pentru orice triplet de elemente (a, b, c) ale laticii care satisface relația $a \leq c$, se menține identitatea $a \cup (b \cap c) = (a \cup b) \cap c$.

Identitatea descrisă în L_{12} este denumită **identitate modulară**, iar laticile care au proprietatea L_{12} sunt denumite **latici modulare**. Deci este evident că orice latică distribuită este modulară.

Este util de remarcat că pentru orice triplet de elemente a, b, c ($a \leq c$) al oricărei laticii, există inegalitatea modulară $a \cup (b \cap c) \leq (a \cup b) \cap c$. Atunci dacă pentru orice triplet a, b, c ($a \leq c$) al oricărei laticii, există și inegalitatea reversă, atunci laticia este modulară.

Teoremă: O latică L este modulară dacă și numai dacă fiecare triplet $(a, b, c) \in L$ satisface ecuația:

$$(1) \quad a \cup (b \cap (a \cup c)) = (a \cup b) \cap (a \cup c). \quad (\text{Jordan}).$$

Laticia tuturor subgrupurilor unei laticii necomutative în general nu este modulară. Spre exemplu, laticia subgrup a unui grup alternant de gradul patru α_4 (Fig.2), în cazul în care permutările sunt scrise ca produse de cicluri, este după cum urmează:

- $a = \{(1), (123), (132)\},$
- $b = \{(1), (124), (142)\},$
- $c = \{(1), (12), (34)\},$
- $d = \{(1), (13), (24)\},$
- $e = \{(1), (14), (23)\},$
- $f = \{(1), (134), (143)\},$
- $g = \{(1), (234), (243)\},$
- $h = \{(1), (12)(34), (13)(24), (14)(23)\},$
- $o = \{(1)\}.$




Figura 2. Laticia unui Subgrup

În acest caz avem $c \leq h$, dar niciodată $c \cup (a \cap h) = c \cup o = c$ și $(c \cup a) \cap h = \alpha_4 \cap h = h$.

Relația dintre structura unui grup și laticia subgrupului său a fost studiată de numeroși matematicieni. În mod evident dacă două grupuri sunt izomorfe, atunci laticile subgrupurilor lor sunt de asemenea izomorfe. Pe de altă parte, grupuri care au laticile subgrupurilor izomorfe, nu sunt în mod necesar izomorfe. Oricum, pot apărea cazuri particulare de clase de grupuri, cum ar fi cele care pot fi descompuse în produse libere (Sadovski), care sunt **grupuri izomorfe unic determinate** de către laticile subgrupurilor lor.

3.13 Latici de echivalență

Fie o lattice M și $\xi(M)$ setul de relații de echivalență care pot fi definite în setul M . Se poate defini o partiție a setului M , o **descompunere** a lui M în subseturi disjuncte mutual, a cărei reprezentare este de forma:

$$M = \bigcup_{\gamma} M_{\gamma} \quad (M_{\gamma'} \cap M_{\gamma''} = O, \text{ dacă } \gamma' \neq \gamma'')$$

Subseturile M_{γ} sunt denumite **clase ale partiției** considerate. În continuare setul tuturor partițiilor va fi notat cu $\wp(M)$. Este de asemenea știut faptul că pornind de la orice relație de echivalență $\phi \in M$, se poate forma o partiție $c(\phi) \in M$ după cum urmează: elementele x și $y \in M$ trebuie să aparțină aceleiași clase din $c(\phi)$, dacă și numai dacă $x \equiv y(\phi)$. În mod contrar, fiecare partiție a dintr-un set M dă naștere la o echivalență $\Theta(a) \in M$. Pentru unele elemente x și $y \in M$, fie $x \equiv y(\Theta(a))$, valabilă dacă și numai dacă x și y sunt în aceeași clasă din a . Mai mult, având formată partiția $c(\phi)$, scoasă din relația de echivalență ϕ după cum a fost descris mai sus, și relația de echivalență $\Theta(c(\phi)) = \phi$ din $c(\phi)$ după cum tocmai a fost definită, se ajunge înapoi la ϕ . Acesta poate fi exprimat simbolic prin $\Theta(c(\phi)) = \phi$. În mod similar, avem $c(\Theta(a)) = a$. Prin urmare, corespondența:

$$(1) \quad \phi \rightarrow c(\phi) \quad (\phi \in \xi(M); c(\phi) \in \wp(M))$$

este o mapare unu la unu a lui $\xi(M)$ în $\wp(M)$. În consecință, se poate spune că $c(\phi)$ este o **partiție aparținând relației de echivalență ϕ** . În mod evident, orice relație de echivalență și partiția aparținând ei se determină mutual una pe cealaltă. Clasele lui $c(\phi)$ sunt denumite în mod frecvent **clase ale relației de echivalență ϕ** , sau, pe scurt, *clase- ϕ* .

Determinarea relațiilor de echivalență ale unui set finit M dat este cel mai rapid îndeplinită cu ajutorul partițiilor corespunzătoare. Partițiile unui set finit M de acest tip pot fi descrise prin subsumarea elementelor lui M care aparțin unei clase subunitare și aceleiași perechi de paranteze. În această notație, toate partițiile setului de patru elemente $M = \{1,2,3,4\}$ pot fi enumerate după cum urmează:

$$\begin{array}{lll} (1) (2) (3) (4); & (1,2) (3) (4); & (1,3) (2) (4); \\ (1,4) (2) (3); & (1) (2,3) (4); & (1) (2,4) (3); \\ (1) (2) (3,4); & (1,2) (3,4); & (1,3) (2,4); \\ (1,4) (2,3); & (1,2,3) (4); & (1,2,4) (3); \\ (1,3,4) (2); & (1) (2,3,4); & (1,2,3,4). \end{array}$$

După cum se poate observa, setul $\wp(M)$ este finit dacă și numai dacă M este finit.

Capitolul 4

Aplicații ale teoriei automatelor

4.1 Specificații inițiale despre automatele finite

Automatele finite, *FSM*-urile, sunt reprezentate prin grafuri sau tabele de fluentă. Uneori tabelele sunt specificate ca seturi de tranziții: (stare prezentă, stare de intrare, stare următoare, stare de ieșire), unde starea prezentă și starea următoare sunt stări interne ale automatului, iar stările de intrare respectiv ieșire sunt valori ale combinațiilor semnalelor de intrare și de ieșire. Stările interne sunt reprezentate prin numere sau cifre; în cazul mașinilor cu stări codificate, ele sunt șiruri de 0 și 1. Numărul de elemente din șir corespunde numărului de bistabile din automat. Tabelele de fluentă sunt foarte utile pentru multe tipuri de automate. Cu toate acestea ele au două dezavantaje: nu pot fi utilizate pentru automate complexe și sunt greu de modificat, adăugarea unor noi semnale de intrare necesitând rescrierea întregului tabel. Un alt tip de reprezentare este cea folosind diagramele temporale. Ele reprezintă legătura dintre intrări și ieșiri prin figurarea acestora de-a lungul axei timpului. Aceste reprezentări nu sunt atât de utile în cazul în care numărul posibil de secvențe de intrare este foarte mare sau dacă se dorește descrierea în întregime a comportamentului unui sistem secvențial. Aceste descrieri sunt utile atunci când este dată doar o descriere parțială, în cazul în care se dorește scoaterea în evidență a anumitor restricții temporale ce apar în funcționarea sistemului. Reprezentările interne trebuie să fie mai puțin sugestive din punct de vedere al utilizatorului, în schimb trebuie să fie compacte și ușor de manipulat de către diverșii algoritmi. În acest scop sistemele numerice secvențiale sunt reprezentate în mod implicit sau explicit. În mod explicit pentru un automat finit se reprezintă în memorie următoarele:

- tabela de fluentă sub forma unei matrici de stări de intrări și ieșiri
- graful de fluentă sub forma informațiilor referitoare la noduri și arcele constituente
- mulțimea tranzițiilor sub forma unor cvadrule de tip (intrare, stare prezentă, următoare, și ieșire)

Prin metoda implicită, aceste sisteme sunt reprezentate prin intermediul funcțiilor caracteristice corespunzătoare funcțiilor de tranziție și de ieșire sau prin intermediul funcției caracteristice a relației de tranziție-ieșire. Acestea prezintă avantajul că pot fi reprezentate și manipulate în mod eficient cu ajutorul diagramelor de decizie binară.

În proiectarea sistemelor sunt utilizate următoarele tipuri de abordări:

4.2 Descompunerea automatului de către utilizator

Această situație este în principal cauzată de incapacitatea sistemelor și a tehnologiei folosite de a putea manipula automate de dimensiuni mari. În acest caz utilizatorul este responsabil de a specifica automatul nu doar ca o singură entitate, ci ca o colecție de automate mai mici care comunică reciproc, fiecare dintre ele având un număr redus de stări interne, intrări și ieșiri. Deși există puțina documentație despre cum se descompun automatele, cercetarea care se face în acest domeniu de către firmele de profil și universități poate oferi ca rezultat versiuni de programe îmbunătățite, pornind de la teoria clasică de descompunere a automatelor bazată pe partiționarea acestora, teorie dezvoltată pentru prima dată de către Harrison și Hartmani/Stearns, dar folosind metoda partiționării grafurilor care se aplică grafurilor de fluentă ale automatelor.

4.3 Descrierea la nivel înalt

Este în prezent folosită cel mai mult în majoritatea sistemelor academice și în unele sisteme ale marilor companii. Limbajele de descriere a comportării la nivel de registru reprezintă mediul cel mai folosit acum, conversia din acest format în tabele de fluență fiind cunoscută. Proiectarea la acest nivel facilitează integrarea sistemelor *CAD* în acest cadru cu instrumente precum: simulatoare la nivel de registru, care simulează comportamentul circuitului; programe de optimizare a grafului de fluență, care optimizează viteza și costul căii critice precum și părți ale unității de control a circuitelor; programe de alocare a căii datelor, care ajută la găsirea structurilor/planurilor optime pentru alocarea datelor, precum și alte utilitare de proiectare a părților unității de control precum și a fluxului de date. Există în prezent și un interes pentru alte forme de descriere la nivel înalt, cum ar fi *Expresiile Regulate* și *Rețele Petri*. *Expresiile Regulate* sunt expresii care descriu o clasă de de limbaje regulate. Ele compun expresii de forma *E1* și *E2* cu ajutorul operațiilor '*sumare de expresii*': *E1* sau *E2*, '*concatenare*': *E1* plus *E2*, și '*iteratie*': *E1* repetat de un număr arbitrar de ori. Sistemele de proiectare a automatelor pornind de la expresii regulate au fost concepute în unele universități printre care: *Stanford*, *Carnegie-Mellon* și *Columbia University*. Sistemul *Stanford* utilizează un limbaj special, care este o combinație de stări mașină și expresii regulate. Prima versiune utiliza anumite reguli pentru a mapa geometric diferite expresii; următoarea versiune, îmbunătățită, utilizează o abordare mai clasică în care din expresie este mai întâi extras automatul finit care este apoi codificat și realizat cu ajutorul funcțiilor booleene. Un alt tip de aplicație este convertirea unui vector de limbaje regulate într-un automat Mealy sau Moore, cu un program scris într-un limbaj de inteligență artificială precum *Prolog*.

4.4 Captura grafică a schemei bloc la nivel înalt

Descrierea automatului prin intermediul unei interfețe grafice pare a fi o soluție promițătoare pentru sistemele viitoare și poate fi folosită în conjuncție cu toate celelalte metode specificate anterior. Sunt utilizate sistemele cu ferestre și meniuri pentru captura grafică a schemei logice sau bloc și diagrame de sistem în timp real pentru proiectarea software, cum ar fi cel de la firma *Intel* în care se folosește captura schematică pentru a capta grafurile de fluență ale automatelor. De asemenea, o metodă similară poate fi aplicată și pentru captura diagramelor de fluență, *Rețele Petri*, *Expresii Regulate*, precum și automate nedeterministe. Interfețele grafice realizate pentru aceste tipuri de date trebuie să prezinte toate compatibilitățile standard, precum: mărime, liste de meniuri, ferestre separate pentru grafice și text care pot fi selectate de la un nivel înalt de descriere prin imagini și butoane. Ele trebuie să permită introducerea datelor orientate obiect organizate ierarhic. Există multă documentație și algoritmi despre conversia descrierilor de nivel înalt a automatelor în tabele de fluență, sau în descrieri la nivel scăzut precum rețele de blocuri logice. Unele metode de conversie directă a grafului de fluență, *Expresii Regulate* sau *Rețele Petri*, chiar și până la nivel de descriere geometrică a schematicului au fost deja create. Unele dintre conversii sunt probleme NP-complete, pentru care nu este cunoscut un algoritm secvențial determinist cu timp de execuție polinomial, ceea ce le face greu de aplicat pentru automate complexe, prin urmare descompunerea este din nou o necesitate. De asemenea este necesară mai multă activitate de cercetare, care să folosească mai mult metodele algoritmice și euristice descoperite de recent în domeniile de *CAD* pentru *VLSI* precum și *Inteligența Artificială* și *Programarea Algoritmă*. Apariția unor procesoare mai performante produse de către firmele de profil precum *Intel Itanium* sau noul *Clawhammer* de la *AMD*, va îmbunătăți considerabil performanțele întrucât majoritatea algoritmilor de conversie sunt ușor de modificat în vederea obținerii paralelismului în execuție.

4.5 Taxonomia automatelor finite

Funcția caracteristică este utilizată în domeniul automatelor finite pentru a reprezenta seturi și relații. În continuare se vor defini câteva clase utile de automate finite precum și posibilitățile de interconectare dintre acestea.[55][62][119]

Definiție: Pentru un set finit de simboluri S (un alfabet finit), se definește un limbaj ξ ca un set de șiruri de simboluri din S .

Definiție: Pentru un subset $S \subseteq U$, unde U este un domeniu finit, fie X_S funcția caracteristică a lui S . Funcția $X_S : U \rightarrow B$ este definită astfel:

$$\text{pentru fiecare element } x \in U, \text{ avem } X_S = \begin{cases} 0, & \text{daca } x \notin S, \\ 1, & \text{daca } x \in S. \end{cases}$$

Definiție: Pentru o relație $R \subseteq X \times Y$, unde X și Y sunt niște domenii finite, fie X_R funcția caracteristică a lui R . Funcția $X_R : X \times Y \rightarrow B$ este definită astfel:

$$\text{Pentru fiecare pereche } (x,y) \in X \times Y, \text{ avem } X_R(x,y) = \begin{cases} 0, & \text{daca } x \text{ si } y \text{ nu sunt in relatia } R, \\ 1, & \text{daca } x \text{ si } y \text{ sunt in relatia } R. \end{cases}$$

Definiția poate fi extinsă pentru orice relație n -ară.

Definiție: Un automat finit nedeterminist este definit ca o 5-tuplă $M = (S, I, O, T, R)$, unde:

- mulțimea S reprezintă spațiul finit de stare,
- mulțimea I reprezintă spațiul finit de intrare,
- mulțimea O reprezintă spațiul finit de ieșire,
- mulțimea R reprezintă starea de reset,
- mulțimea T reprezintă relația de tranziție definită ca o funcție caracteristică $T : I \times S \times S \times O \rightarrow B$.

Pentru o mărime de intrare i , automatul finit nedeterminist aflat în starea prezentă p , poate tranzita într-o nouă stare n și un output o , dacă și numai dacă $T(i,p,n,o) = 1$ (adică (i,p,n,o) este o tranziție). Există una sau mai multe tranziții pentru fiecare combinație de stări prezente p și intrări i .

Un automat finit poate fi specificat printr-un tabel de tranziție, care este o listă tabelară de tranziții în T . Un automat finit definește o structură de tranziții care poate fi de asemenea descrisă printr-un graf de tranziții (fluență). Automatul tranzitează dintr-o stare p cu intrarea i într-o stare n cu ieșirea o , printr-un arc etichetat cu $p \xrightarrow{i/o} n$

Definiție: Pentru un automat finit $M = (S, I, O, T, R)$, graful stărilor de tranziție al lui M este un graf orientat, notat cu $G(M) = (V, E)$, unde fiecare stare $s \in S$ corespunde unui nod în V etichetat cu s , și fiecare tranziție $(i,n,p,o) \in T$ corespunde unui arc orientat în E de la nodul p la nodul n , iar arcul este etichetat de către perechea de intrare/ieșire i/o .

Definiție: O relație T de tranziție de stare este completă dacă: $\forall i,p \exists n,o [T(i,p,n,o)] = 1$.

- \forall este folosit pentru a nota o cuantificare universală
- \exists este folosit pentru a nota o cuantificare existentială

Ecuția definită este o abreviere la următoarea expresie:

$$\forall i \in I \forall p \in S, \exists n \in S \exists o \in O \text{ astfel incit } T(i,p,n,o) = 1.$$

Reprezentarea lui T permite abordarea unor tranziții nedeterminate în funcție de stările următoare și ieșiri, și de asemenea permite corelarea între stările următoare și ieșiri. Forme mai specializate de automate finite pot fi obținute din rescrierea formei tranzițiilor permise în T . [64]

Definiție: Un automat finit pseudo nedeterminist este definit ca o 6-tuplă $M = (S, I, O, \delta, L, R)$, unde:

- mulțimea S reprezintă spațiul finit de stare,
- mulțimea I reprezintă spațiul finit de intrare,
- mulțimea O reprezintă spațiul finit de ieșire,
- funcția δ reprezintă funcția stărilor următoare, definită ca $\delta : I \times S \times O \rightarrow S$, unde fiecare combinație de intrări, stări prezente și ieșiri este mapată către o stare următoare unică,
- mulțimea L reprezintă relația de ieșire definită ca o funcție caracteristică $L : I \times S \times O \rightarrow B$, unde fiecare combinație de intrări și stări prezente este legată de una sau mai multe ieșiri,
- mulțimea $R \subseteq S$ reprezintă starea de reset.

Cu alte cuvinte, pentru un automat finit pseudo nedeterminist $T(i,p,n,o) = 1$ dacă și numai dacă $L(i,s,o) = 1$ și $n = \delta(i,s,o)$. Întrucât starea următoare n este unică pentru o combinație dată de intrare, stare prezentă și ieșire, aceasta poate fi dată de o funcție de stare următoare $n = \delta(i,p,o)$. Ieșirea este reprezentată de relația L , întrucât mărimea de ieșire este în general nedeterministică.

Definiție: Un automat finit pseudo nedeterminist de pas k este definit ca o 6-tuplă $M = (S, I, O, \delta, L, R)$, unde:

- mulțimea S reprezintă spațiul finit de stare,
- mulțimea I reprezintă spațiul finit de intrare,
- mulțimea O reprezintă spațiul finit de ieșire,
- mulțimea $R \subseteq S$ reprezintă starea de reset,
- funcția stărilor următoare este definită ca $\delta : I \times \dots \times S \times O \times \dots \times O \rightarrow S$, unde fiecare combinație a stării prezente, k intrări și k ieșiri produc o stare următoare unică,
- mulțimea L reprezintă relația de ieșire definită ca o funcție caracteristică $L : I \times S \times O \rightarrow B$, unde fiecare combinație de intrări și stări prezente este legată de una sau mai multe ieșiri.

Definiție: Un automat finit nedeterminist de tip Mealy este definit ca o 6-tuplă $M = (S, I, O, D, L, R)$, unde:

- mulțimea S reprezintă spațiul finit de stare,
- mulțimea I reprezintă spațiul finit de intrare,
- mulțimea O reprezintă spațiul finit de ieșire,
- mulțimea $R \subseteq S$ reprezintă starea de reset,
- mulțimea D reprezintă relația stărilor următoare, definită ca o funcție caracteristică $D : I \times S \times S \rightarrow B$, unde fiecare combinație dintre intrări și starea curentă este legată de un set nevid de stări următoare,
- mulțimea L reprezintă relația de ieșire definită ca o funcție caracteristică $L : I \times S \times O \rightarrow B$, unde fiecare combinație dintre intrări și starea prezentă este legată de un set nevid de ieșiri.

În un automat finit de tip Mealy, stările următoare și ieșirile nu sunt corelate în relația de tranziție a stărilor.

În un automat finit nedeterministic de tip Moore există o relație a stărilor următoare de forma $D : I \times S \times S \rightarrow B$ și o relație de ieșire de forma $L : S \times O \rightarrow B$ astfel încât pentru toate $(i, n, p, o) \in I \times S \times S \times O$, $T(i, n, p, o) = 1$ dacă și numai dacă $D(i, p, n) = 1$ și $L(p, o) = 1$.

Definiție: Un automat finit nedeterminist de tip Moore este definit ca o 6-tuplă $M = (S, I, O, D, L, R)$, unde:

- mulțimea S reprezintă spațiul finit de stare,
- mulțimea I reprezintă spațiul finit de intrare,
- mulțimea O reprezintă spațiul finit de ieșire,
- mulțimea $R \subseteq S$ reprezintă starea de reset,
- mulțimea D reprezintă relația stărilor următoare, definită ca o funcție caracteristică $D : I \times S \times S \rightarrow B$, unde fiecare combinație dintre intrări și starea curentă este legată de un set nevid de stări următoare,
- mulțimea L reprezintă relația de ieșire definită ca o funcție caracteristică $L : S \times O \rightarrow B$, unde fiecare stare prezentă este legată de un set nevid de ieșiri.

Observatii: Automatele de tip Moore sunt un caz special al mașinilor Mealy, în care funcția de ieșire depinde doar de starea prezentă, și nu de intrări. Automatele de tip Mealy pot fi convertite în automate echivalente de tip Moore. Cu toate acestea există situații de automate de tip Mealy care nu au automate echivalente de tip Moore.[58] Un exemplu în acest sens ar putea fi un automat de tip Mealy cu o stare și cu intrarea conectată direct la ieșire.

Un automat finit nedeterminist este un automat finit incomplet specificat dacă pentru fiecare pereche $(i, p) \in I \times S$ astfel încât $T(i, p, n, o) = 1$, automatul poate tranzita într-o stare următoare n unică sau în orice stare următoare, și automatul poate produce o ieșire unică o sau orice ieșire.

Definiție: Un automat finit incomplet specificat este definit ca o 6-tuplă $M = (S, I, O, D, L, R)$, unde:

- mulțimea S reprezintă spațiul finit de stare,
- mulțimea I reprezintă spațiul finit de intrare,
- mulțimea O reprezintă spațiul finit de ieșire,
- mulțimea $R \subseteq S$ reprezintă starea de reset,
- mulțimea D reprezintă relația stărilor următoare, definită ca o funcție caracteristică $D : I \times S \times S \rightarrow B$, unde fiecare combinație dintre intrări și starea curentă este legată de o singură stare următoare sau toate stările,
- mulțimea L reprezintă relația de ieșire definită ca o funcție caracteristică $L : I \times S \times O \rightarrow B$, unde fiecare combinație dintre intrări și starea prezentă este legată de o singură ieșire sau de toate ieșirile.

Un automat finit determinist, sau complet specificat, este un automat finit nedeterminist unde pentru fiecare pereche $(i, p) \in I \times S$ există o stare următoare n unică și o ieșire o unică astfel încât $T(i, p, n, o) = 1$, adică spunem că există o tranziție unică de la (i, p) . În plus, mulțimea R conține o stare de reset unică.

Definiție: Un automat finit determinist sau complet specificat este definit ca o 6-tuplă $M = (S, I, O, \delta, \lambda, r)$, unde:

- mulțimea S reprezintă spațiul finit de stare,
- mulțimea I reprezintă spațiul finit de intrare,
- mulțimea O reprezintă spațiul finit de ieșire,
- mulțimea $r \in S$ reprezintă starea de reset, unică,
- mulțimea δ reprezintă funcția stărilor următoare definite ca $\delta: I \times S \rightarrow S$, unde $n \in S$ este starea următoare a stării prezente $p \in S$ pentru intrarea $i \in I$ dacă și numai dacă $n = \delta(i,p)$,
- mulțimea λ reprezintă funcția de ieșire și este definită ca $\lambda: I \times S \rightarrow O$, unde $o \in O$ este ieșirea stării prezente $p \in S$ pentru intrarea $i \in I$ dacă și numai dacă $o = \lambda(i,p)$.

Observație: În cazul unui automat finit incomplet specificat precum și în cazul unui automat finit determinist, fiecare dintre ele prezintă ieșirile stării următoare necorelate deoarece starea următoare și informația de ieșire se pot reprezenta separat. În cazul unui automat finit pseudo determinist, starea următoare și ieșirea sunt corelate întrucât starea următoare este corelată cu ieșirea prin $n = \delta(i,p,o)$.

Un automat Moore este un automat finit nedeterminist Moore în care pentru fiecare pereche $(i,p) \in I \times S$ există o stare următoare unică n și pentru fiecare $p \in S$ există o ieșire unică o astfel încât $T(i,p,n,o) = 1$. În plus, mulțimea R conține o stare de reset unică.

Definiție: Un automat finit determinist de tip Moore este definit ca o 6-tuplă $M = (S, I, O, \delta, \lambda, r)$, unde:

- mulțimea S reprezintă spațiul finit de stare,
- mulțimea I reprezintă spațiul finit de intrare,
- mulțimea O reprezintă spațiul finit de ieșire,
- mulțimea $r \in S$ reprezintă starea de reset,
- mulțimea δ reprezintă funcția stărilor următoare definite ca $\delta: I \times S \rightarrow S$, unde $n \in S$ este starea următoare a stării prezente $p \in S$ pentru intrarea $i \in I$ dacă și numai dacă $n = \delta(i,p)$,
- mulțimea λ reprezintă funcția de ieșire și este definită ca $\lambda: S \rightarrow O$, unde $o \in O$ este ieșirea stării prezente $p \in S$ dacă și numai dacă $o = \lambda(p)$.

Definiție: Pentru un automat finit nedeterminist, o stare s este deterministă la ieșire dacă pentru orice intrare i , există o ieșire unică o astfel încât starea s are la ieșire o pentru intrarea i . Un automat finit nedeterminist este determinist la ieșire dacă fiecare stare accesibilă este deterministă la ieșire.

Definiție: Un automat finit nedeterminist este fals nedeterminist dacă pentru fiecare secvență de intrare, există o secvență de ieșire unică. Dacă un automat finit nedeterminist este fals nedeterminist, atunci toate stările sale accesibile sunt deterministe la ieșire.

Definiție: Un automat finit determinist sau simplu, automat finit, este definit ca o 5-tuplă $A = (S, s, \delta, r, F)$, unde:

- mulțimea S reprezintă spațiul finit de stare,
- mulțimea s reprezintă un alfabet finit,
- mulțimea $r \in S$ reprezintă starea de reset,
- mulțimea $F \subseteq S$ reprezintă setul stărilor finale,

- mulțimea δ reprezintă funcția stărilor următoare definite ca $\delta: S \times S \rightarrow S$, unde $n \in S$ este starea următoare a stării prezente $p \in S$ pentru simbolul $i \in S$ dacă și numai dacă $n = \delta(i,p)$,

Spunem că un șir x este acceptat de către un automat finit A dacă $\delta(x,r)$ este o stare din F . Limbajul acceptat de către A , notat cu $\alpha(A)$, este setul de șiruri $\{x \mid \delta(x,r) \in F\}$.

Spunem că un șir x este acceptat de către un automat finit nedeterminist D dacă există o secvență de tranziții corespunzătoare lui x astfel încât $D(x,r)$ conține o stare în F . Limbajul acceptat de A , notat cu $\alpha(A)$, este setul de șiruri $\{x \mid D(x,r) \cap F \neq \emptyset\}$.

Teoremă: Fie α un limbaj acceptat de un automat finit nedeterminist. Atunci există un automat finit determinist care acceptă limbajul α .

Definiție: Un Automat se numește *finit* dacă sunt finite toate cele trei mulțimi ale sale Z, X, Y .

Pot fi definite și alte tipuri de finitudine ale automatelor, cum ar fi de exemplu automatele (X,Y) -finite, în care sunt finite mulțimea semnalelor de intrare și mulțimea semnalelor de ieșire, iar mulțimea stărilor poate fi arbitrară. Definiția introdusă mai sus este mai generală decât cea introdusă de Mealy prin faptul că mulțimile Z, X, Y pot fi luate arbitrare, și nu în mod obligatoriu mulțimi finite.

Fie $X = \{x_1, x_2, \dots, x_n\}$ și $Y = \{y_1, y_2, \dots, y_m\}$ mulțimea semnalelor de intrare și respectiv a semnalelor de ieșire ale automatului $A(Z, X, Y, \delta, \lambda)$. Se convine notarea elementelor mulțimii X litere de intrare, iar elementele mulțimii Y litere de ieșire. De asemenea, mulțimea X se numește alfabetul de intrare, iar mulțimea Y alfabetul de ieșire. Elementele mulțimii $Z = \{z_1, z_2, \dots, z_l\}$ sunt literele de stare, iar Z este alfabetul stărilor.

Automatului $A(Z, X, Y, \delta, \lambda)$ i se atașează trei semigrupuri libere $\mathfrak{S}(X)$, $\mathfrak{S}(Y)$ și $\mathfrak{S}(Z)$ generate de mulțimile X, Y și Z ale semnalelor de intrare, semnalelor de ieșire și stărilor sale. Elementele semigrupului liber $\mathfrak{S}(X)$, numit semigrup de intrare, vor fi șiruri finite de stări din Z , denumite cuvinte de stare ale automatului.

Cu aceste definiții se face o extindere naturală a domeniului de definiție al funcției de tranziție $\delta(z,x)$ și al funcției de ieșire $\lambda = \lambda(z,x)$ ale automatului, înlocuind mulțimea $Z \times X$ prin mulțimea $\mathfrak{S}(X)$. Fie $p = x_1x_2 \dots x_k$ un cuvânt de intrare arbitrar cuprins în $\mathfrak{S}(X)$ și o stare arbitrară $z \in Z$. Se definește $\delta(z,p) = z_1z_2 \dots z_k$, unde $z_1 = \delta(z, x_1)$, $z_2 = \delta(z_1, x_2)$, \dots , $z_k = \delta(z_{k-1}, x_k)$. De asemenea se definește $\lambda(z,p) = y_1y_2 \dots y_k$, unde $y_1 = \lambda(z, x_1)$, $y_2 = \lambda(z_1, x_2)$, \dots , $y_k = \lambda(z_{k-1}, x_k)$.

Definiție: Automatul $B(Z_1, X_1, Y_1, \delta_1, \lambda_1)$ se numește *subautomat* al automatului $A(Z, X, Y, \delta, \lambda)$, dacă $Z_1 \subseteq Z$, $X_1 \subseteq X$, $Y_1 \subseteq Y$ iar funcțiile δ_1 și λ_1 coincid respectiv cu funcțiile δ și λ pe submulțimea $Z_1 \times X_1$ a lui $Z \times X$. O categorie interesantă de subautomate este constituită de subautomatele pentru care $Z_1 \subset Z$, $X_1 = X$ și $Y_1 = Y$.

4.6 Reprezentările automatelor

Automatele au trei reprezentări utilizate mai des în literatura de specialitate. Prima este reprezentarea electrică, prin porți logice, cea de a doua este reprezentarea logică, prin grafuri, care va fi detaliată în continuare în acest subcapitol, iar cea de a treia este metoda tabelară. Se convine asocierea unui graf unui automat după următoarele reguli:

- mulțimii stărilor automatului $A(\mathbf{Z}, \mathbf{X}, \mathbf{Y}, \delta, \lambda)$ i se asociază nodurile grafului \wp
- dacă stările z_1 și z_2 sunt legate prin relația $z_2 = \delta(z_1, x)$, atunci nodul z_1 este legat cu nodul z_2 printr-un arc orientat de la z_1 spre z_2 . Arcul (z_1, z_2) astfel obținut este marcat cu x .

Este posibil să existe mai multe semnale de intrare x_1, x_2, \dots, x_p pentru care $z_2 = \delta(z_1, x_i)$, $i \in \{1, 2, \dots, p\}$. În loc de a se trasa p arce de la z_1 la z_2 se va duce un singur arc care va fi marcat cu fiecare din literele x_1, x_2, \dots, x_p . Dacă $y = \lambda(z_1, x)$ atunci arcul (z_1, z_2) va fi marcat și cu litera y și în general dacă x_1, x_2, \dots, x_p verifică relația $y_i = \lambda(z_1, x_i)$, $i \in \{1, 2, \dots, p\}$, atunci arcul (z_1, z_2) va fi marcat cu fiecare din literele y_1, y_2, \dots, y_p .

Exemplu: Fie automatul cu două semnale de intrare x_1 și x_2 , două semnale de ieșire y_1 și y_2 și patru stări z_1, z_2, z_3 și z_4 , pentru care funcțiile de tranziție și de ieșire sunt date de relațiile:

$\delta(z_1, x_1) = z_2$	$\delta(z_1, x_2) = z_3$	$\lambda(z_1, x_1) = y_1$	$\lambda(z_1, x_2) = y_2$
$\delta(z_2, x_1) = z_1$	$\delta(z_2, x_2) = z_3$	$\lambda(z_2, x_1) = y_1$	$\lambda(z_2, x_2) = y_1$
$\delta(z_3, x_1) = z_4$	$\delta(z_3, x_2) = z_1$	$\lambda(z_3, x_1) = y_2$	$\lambda(z_3, x_2) = y_2$
$\delta(z_4, x_1) = z_2$	$\delta(z_4, x_2) = z_4$	$\lambda(z_4, x_1) = y_2$	$\lambda(z_4, x_2) = y_1$

se reprezintă după metoda descrisă pe graful din Fig 3.




Figura 3. Reprezentarea unui automat prin graf de tranziție

A treia și cea mai des utilizată metodă de reprezentare a automatelor este metoda tabelară. Se convine asocierea unui automat $A(\mathbf{Z}, \mathbf{X}, \mathbf{Y}, \delta, \lambda)$ a unui tabel $\mathbf{T}(\mathbf{Z}, \mathbf{X}, \mathbf{Y}, \delta, \lambda)$ construit astfel:

- liniile tabelului corespund stărilor automatului;
- coloanele tabelului corespund semnalelor de intrare;
- dacă z_i este una din stările automatului și x_j unul dintre semnalele de intrare ale acestuia, atunci în tabelul $\mathbf{T}(\mathbf{Z}, \mathbf{X}, \mathbf{Y}, \delta, \lambda)$, la intersecția liniei i cu coloana j se vor scrie starea $\delta(z_i, x_j)$ și semnalul de ieșire dat de $\lambda(z_i, x_j)$.

Automatul din exemplul anterior se reprezintă prin metoda tabelară descrisă în Tabelul 1, detaliat mai jos:

Intrare \ Stare	x_1	x_2
z_1	$z_2 \ y_1$	$z_3 \ y_2$
z_2	$z_1 \ y_1$	$z_3 \ y_1$
z_3	$z_4 \ y_2$	$z_1 \ y_2$
z_4	$z_2 \ y_2$	$z_4 \ y_1$

Tabelul 1. Descrierea automatului

4.7 Homomorfismul automatelor

Se presupune că funcțiile $\delta(z, x)$ și $\lambda(z, x)$ sunt definite pentru mulțimea tuturor perechilor $(z, x) \in \mathbf{Z} \times \mathbf{X}$.

Definiție: 1. Automatele pentru care funcțiile δ și λ sunt definite pentru orice pereche (z, x) $(z, x) \in \mathbf{Z} \times \mathbf{X}$ se numesc *automate complet definite* sau *automate complete*. Dimpotrivă, automatele pentru care există cel puțin o pereche $(z, x) \in \mathbf{Z} \times \mathbf{X}$ pentru care funcția δ sau funcția λ nu este definită se numesc *automate incomplet definite* sau *automate incomplete*.

Definiție: 2. Un **homomorfism** ψ al automatului $A(\mathbf{Z}, \mathbf{X}, \mathbf{Y}, \delta, \lambda)$ în automatul $A(\mathbf{Z}_1, \mathbf{X}_1, \mathbf{Y}_1, \delta_1, \lambda_1)$ este dat de mulțimea de trei aplicații $\psi_1: \mathbf{Z} \rightarrow \mathbf{Z}_1$, $\psi_2: \mathbf{X} \rightarrow \mathbf{X}_1$ și $\psi_3: \mathbf{Y} \rightarrow \mathbf{Y}_1$ care satisfac pentru orice pereche $(z, x) \in \mathbf{Z} \times \mathbf{X}$, relațiile:

$$\begin{aligned}\psi_1(\delta(z, x)) &= \delta_1(\psi_1(z), \psi_2(x)), \\ \psi_3(\lambda(z, x)) &= \lambda_1(\psi_1(z), \psi_2(x)).\end{aligned}$$

Un homomorfism biunivoc a două automate $A(\mathbf{Z}, \mathbf{X}, \mathbf{Y}, \delta, \lambda)$ și $B(\mathbf{Z}_1, \mathbf{X}_1, \mathbf{Y}_1, \delta_1, \lambda_1)$ va fi un **izomorfism** al acestor automate. Pot fi întâlnite diferite tipuri de homomorfisme în funcție de cele trei aplicații care intervin la definiția 2. Dacă corespondența celor două automate este o funcție injectivă atunci avem un **monomorfism**, dacă este surjectivă atunci este un **epimorfism**. Dacă domeniul este egal cu codomeniul atunci este un **endomorfism**. Dacă are proprietatea de izomorfism și endomorfism atunci este un **automorfism**. Dacă are proprietatea de monomorfism și epimorfism atunci este un **bimorfism**.

De exemplu, pentru automatele la care coincid mulțimea semnalelor de intrare $\mathbf{X} = \mathbf{X}_1$ și mulțimea semnalelor de ieșire $\mathbf{Y} = \mathbf{Y}_1$, ca aplicații ψ_2 și ψ_3 pot fi luate aplicațiile identice, astfel că relațiile de omomorfism se reduc la următoarele relații:

$$\begin{aligned}\psi_1(\delta(z, x)) &= \delta_1(\psi_1(z), x), \\ \lambda(z, x) &= \lambda_1(\psi_1(z), x), \quad (z, x) \in \mathbf{Z} \times \mathbf{X}.\end{aligned}$$

În acest caz homomorfismul automatelor $A(\mathbf{Z}, \mathbf{X}, \mathbf{Y}, \delta, \lambda)$ și $B(\mathbf{Z}_1, \mathbf{X}_1, \mathbf{Y}_1, \delta_1, \lambda_1)$ se reduce la o singură aplicație $\psi_1: \mathbf{Z} \rightarrow \mathbf{Z}_1$. Un astfel de homomorfism este un homomorfism după stare. La fel se pot defini homomorfismele după intrări, ieșiri sau combinații ale celor trei mulțimi care intervin în definiția automatelor.

Exemplu: Fie automatele din tabelele 2 și 3 de mai jos. Se observă că aplicația ψ care realizează corespondența de mai jos a stărilor celor două automate:

$$\begin{array}{llll} \psi(z_1) = t_1, & \psi(z_4) = t_4, & \psi(z_7) = t_7, & \psi(z_{10}) = t_8, \\ \psi(z_2) = t_2, & \psi(z_5) = t_5, & \psi(z_8) = t_3, & \psi(z_{11}) = t_6, \\ \psi(z_3) = t_3, & \psi(z_6) = t_6, & \psi(z_9) = t_7, & \psi(z_{12}) = t_1, \end{array}$$

este un homomorfism după stare al automatului din tabelul 2 în automatul din tabelul 3, întrucât verifică relațiile de homomorfism. Funcțiile δ_1 și λ_1 ale automatului din tabelul 3 sunt date de relațiile:

$$\delta_1(t, x) = \psi(\delta(z, x)), \quad \lambda(t, x) = \lambda(z, x).$$

unde $t = \psi(z)$, δ și λ fiind funcțiile corespunzătoare ale automatului din Tabelul 3.

	x_1	x_2	x_3	x_4
z_1	Z_1, y_1	z_2, y_3	z_6, y_4	z_3, y_2
z_2	Z_4, y_1	z_2, y_3	z_5, y_4	z_3, y_2
z_3	Z_1, y_1	z_7, y_3	z_6, y_4	z_3, y_2
z_4	Z_4, y_1	z_7, y_3	z_5, y_4	z_8, y_2
z_5	Z_1, y_1	z_9, y_3	z_5, y_4	z_3, y_2
z_6	z_{12}, y_1	z_2, y_3	z_6, y_4	z_{10}, y_2
z_7	Z_1, y_1	z_7, y_3	z_{11}, y_4	z_3, y_2
z_8	z_{12}, y_1	z_9, y_3	z_{11}, y_4	z_8, y_2
z_9	z_{12}, y_1	z_9, y_3	z_6, y_4	z_8, y_2
z_{10}	Z_1, y_1	z_7, y_3	z_6, y_4	z_{10}, y_2
z_{11}	Z_1, y_1	z_2, y_3	Z_{11}, y_4	z_{10}, y_2
z_{12}	z_{12}, y_1	z_2, y_3	z_{11}, y_4	z_8, y_2

Tabelul 2. Funcțiile automatului A

	x_1	x_2	x_3	x_4
t_1	t_1, y_1	t_2, y_3	t_6, y_4	t_3, y_2
t_2	t_4, y_1	t_2, y_3	t_5, y_4	t_3, y_2
t_3	t_1, y_1	t_7, y_3	t_6, y_4	t_3, y_2
t_4	t_4, y_1	t_7, y_3	t_5, y_4	t_3, y_2
t_5	t_1, y_1	t_7, y_3	t_5, y_4	t_3, y_2
t_6	t_1, y_1	t_2, y_3	t_6, y_4	t_8, y_3
t_7	t_1, y_1	t_7, y_3	t_6, y_4	t_3, y_2
t_8	t_1, y_1	t_7, y_3	t_6, y_4	t_8, y_3

Tabelul 3. Funcțiile automatului B

4.8 Echivalența automatelor

Definiție: Se numește *aplicație* φ_z , indusă de starea $z \in \mathbf{Z}$ a automatului $A(\mathbf{Z}, \mathbf{X}, \mathbf{Y}, \delta, \lambda)$ o aplicație a semigrupului său de intrare în semigrupul de ieșire, care pune în corespondență unui cuvânt arbitrar $p = x_1x_2 \dots x_k$ de intrare cuvîntul de ieșire: $\varphi_z(p) = \lambda(z, p)$.

Se numește *familie de aplicații* induse de automatul A mulțimea tuturor aplicațiilor φ_z diferite două câte două, $z \in \mathbf{Z}$.

Definiție: Două sau mai multe stări ale unui automat sau ale mai multor automate se numesc *echivalente* dacă induc aceleași aplicații.

Definiție: Două automate $A(\mathbf{Z}, \mathbf{X}, \mathbf{Y}, \delta, \lambda)$ și $B(\mathbf{Z}_1, \mathbf{X}_1, \mathbf{Y}_1, \delta_1, \lambda_1)$ care au aceleași alfabet de intrare și de ieșire se numesc *echivalente* dacă induc aceleași familii de aplicații.

Teoremă: Dacă există un homomorfism ψ al automatului $A(\mathbf{Z}, \mathbf{X}, \mathbf{Y}, \delta, \lambda)$ pe automatul $B(\mathbf{Z}_1, \mathbf{X}_1, \mathbf{Y}_1, \delta_1, \lambda_1)$, atunci automatele A și B sunt echivalente. Pentru orice stare $z \in \mathbf{Z}$, stările $z \in \mathbf{Z}$, $\psi(z) \in \mathbf{Z}_1$ sunt echivalente.

Exemplu: Se verifică ușor că automatele din tabele 4 și 5 sunt echivalente deoarece $\lambda(z, x) = \lambda_1(\psi(z), x) = \lambda_1(t, x)$ pentru $\forall x \in \mathbf{X}, z \in \mathbf{Z}$, de unde rezultă că orice cuvînt de intrare $p = u_1u_2 \dots u_k$ va genera în cele două automate același cuvînt de ieșire:

$$q = v_1v_2 \dots v_k \lambda = (s_1, u_1) \lambda(s_2, u_2) \dots \lambda(s_k, u_k) = \lambda_1(\psi(s_1), u_1) \lambda_1(\psi(s_2), u_2) \dots \lambda_1(\psi(s_k), u_k),$$

$$s = s_1s_2s_3 \dots s_k, \text{ unde } s_2 = \delta(s_1, u_1), s_3 = \delta(s_2, u_2), \dots, s_k = \delta(s_{k-1}, u_{k-1}), s_1 \text{ fiind dat odată}$$

cu $p = u_1u_2 \dots u_k$. În particular, pentru: $p = x_1x_2x_3x_4x_1, s_1 = z_6$ se obțin cuvintele de ieșire și de stare următoare: $q = y_1y_1y_3y_4y_2y_1, s = z_6z_{12}z_{12}z_{25}z_3$.

Aplicînd homomorfismul ψ , se obține $t = \psi(s) = \psi(z_6) \psi(z_{12}) \psi(z_{12}) \psi(z_2) \psi(z_5) \psi(z_3)$ sau $t = t_6t_1t_1t_2t_5t_3$, la care corespunde cuvîntul de ieșire $\lambda(t, p) = \lambda(t_6, x_1) \lambda(t_1, x_1) \lambda(t_1, x_2) \lambda(t_2, x_3) \lambda(t_5, x_4) \lambda(t_3, x_1) = y_1y_1y_3y_4y_2y_1$, adică tot q .

4.9 Automate Moore

Definiție: Un automat $A(\mathbf{Z}, \mathbf{X}, \mathbf{Y}, \delta, \lambda)$ se numește *Automat Moore* dacă funcția de ieșire $\lambda(z, x)$ poate fi reprezentată sub forma $\lambda(z, x) = \mu(\delta(z, x))$, $(z, x) \in \mathbf{Z} \times \mathbf{X}$, unde $\delta(z, x)$ este funcția de tranziție a automatului, iar $\mu(z)$ este o funcție care aplică mulțimea \mathbf{Z} a stărilor automatului A în mulțimea semnalelor de ieșire. Funcția $\mu(z)$ se numește *funcția de marcaj* iar valoarea $\mu(z)$ a funcției în starea z se numește *marcajul acestei stări*.

Deși constituie un caz particular de automate Mealy, automatele Moore au caracter destul de general și se bucură de proprietatea cu totul remarcabilă dată de teorema următoare:

Teoremă: Pentru orice automat Mealy $A(\mathbf{Z}, \mathbf{X}, \mathbf{Y}, \delta, \lambda)$ există un automat Moore B , echivalent cu A , iar în cazul cînd A este finit, automatul B poate fi ales și el finit cu numărul de stări egal cu $(m+1)n$, unde m este numărul semnalelor de intrare, iar n este numărul stărilor în automatul A .

Exemplu: Automatele din tabelele 4 și 5 sunt automate de tip Moore. Într-adevar, se verifică imediat că pentru automatul din tabelul 4 există funcția $\mu(z)$ definită cu relațiile:

$$\begin{aligned} \mu(z_1) = y_1, \quad \mu(z_2) = y_3, \quad \mu(z_3) = y_2, \quad \mu(z_4) = y_1, \quad \mu(z_5) = y_4, \quad \mu(z_6) = y_4, \\ \mu(z_7) = y_3, \quad \mu(z_{10}) = y_3, \quad \mu(z_{11}) = y_4, \quad \mu(z_{12}) = y_1, \quad \mu(z_8) = y_2, \quad \mu(z_9) = y_3. \end{aligned}$$

Pentru automatul din tabelul 5 există funcția $\mu(t)$ definită de relațiile:

$$\begin{aligned} \mu(t_1) = y_1, \quad \mu(t_2) = y_3, \quad \mu(t_3) = y_2, \quad \mu(t_4) = y_1, \quad \mu(t_5) = y_4, \quad \mu(t_6) = y_4, \\ \mu(t_7) = y_3, \quad \mu(t_8) = y_3 \end{aligned}$$

4.10 Reprezentarea automatelor incomplet specificate

Prin definiție automatele pentru care există cel puțin o pereche $(z, x) \in \mathbf{Z} \times \mathbf{X}$ pentru care funcția $\lambda = \lambda(z, x)$ nu este definită se numește automat incomplet definit sau simplu automat incomplet. Pentru studiul automatelor incomplete nu se mai folosesc noțiunile de homomorfism și echivalență introduse în studiul automatelor complete. În locul noțiunii de echivalență se utilizează în cazul automatelor incomplete noțiunea de compatibilitate, care este mai slabă decât prima, din cauza lipsei axiomei tranzitivității. O consecință imediată ar fi ca împărțirea în clase de compatibilitate a mulțimii stărilor automatului nu va conduce la partiții ale mulțimii \mathbf{Z} , ci la submulțimi oarecare, fiind posibil ca două astfel de submulțimi să conțină aceeași stare. După cum se poate vedea, acest lucru nu constituie un inconvenient în simplificarea automatelor și nici în stabilirea echivalenței automatelor incomplete.

Se consideră un automat arbitrar cu n stări specificat în tabelul 4, unde pentru prescurtarea notațiilor s-a notat $\delta_{ij} = \delta(z_i, x_j)$ și $\lambda_{ij} = \lambda(z_i, x_j)$ pentru $\forall i \in \{1, 2, \dots, n\}$ și $\forall j \in \{1, 2, \dots, r\}$.

	X^1	...	X^j	...	X^r
z_1	$\delta_{11}, \lambda_{11}$...	$\delta_{1j}, \lambda_{1j}$...	$\delta_{1r}, \lambda_{1r}$
...
z_i	$\delta_{i1}, \lambda_{i1}$...	$\delta_{ij}, \lambda_{ij}$...	$\delta_{ir}, \lambda_{ir}$
...
z_k	$\delta_{k1}, \lambda_{k1}$...	$\delta_{kj}, \lambda_{kj}$...	$\delta_{kr}, \lambda_{kr}$
...
z_n	$\delta_{n1}, \lambda_{n1}$...	$\delta_{nj}, \lambda_{nj}$...	$\delta_{nr}, \lambda_{nr}$

Tabelul 4. Descrierea automatului incomplet specificat

Fie $\mathbf{Z}_{ij} \subset \mathbf{Z} \times \mathbf{Z}$ mulțimea de perechi de stări din \mathbf{Z} definită astfel:

$\mathbf{Z}_{ij} = \{(\delta_{ik}, \delta_{jk}), k \in \mathbf{K}_{ij}, \text{ unde } \mathbf{K}_{ij} \subset \{1, 2, \dots, r\}, \text{ este mulțimea de indici pentru care sunt definite atât starea } \delta_{ik} \text{ cât și starea } \delta_{jk}, \text{ cu } i \text{ și } j \text{ fiind dați.}$

Definiție: Submulțimea \mathbf{Z}_{ij} este denumită *submulțimea de perechi de stări asociate perechii* (z_i, z_j) sau, simplu, *mulțimea asociată perechii* (z_i, z_j) .

Definiție: Două stări z_i și z_j sunt *compatibile* dacă submulțimea asociată \mathbf{Z}_{ij} îndeplinește oricare dintre condițiile:

- a) este mulțimea vidă;
- b) conține perechea (z_i, z_j) și/sau perechi (z_k, z_k) , $k \in \{1, 2, \dots, n\}$, n fiind nr. de stări;
- c) conține perechi de stări compatibile, iar ieșirile îndeplinesc oricare dintre condițiile:
 - i. $\lambda_{ik} = \lambda_{jk}$, $k \in \{1, 2, \dots, r\}$;
 - ii. oricare dintre ieșiri este nedefinită;
 - iii. ambele ieșiri sunt nedefinite.

Două stări z_i și z_j pentru care mulțimile Z_{ij} asociate îndeplinesc punctele a) și b) referitoare la perechile de stări și punctele i. , ii. , iii. Referitoare la ieșiri se vor numi *stări direct compatibile*.

Definiție: Două stări z_i și z_j sunt *incompatibile* dacă verifică oarecare dintre condițiile:

- a) $\exists k \in \{1, 2, \dots, r\}$ astfel încât $\lambda_{ik} = \lambda_{jk}$, cu $\lambda_{ik}, \lambda_{jk}$ ambele definite;
- b) $\exists 2$ stări z_r și z_s incompatibile, $(z_r, z_s) \in Z_{ij}$.

Stările care îndeplinesc condiția a) se numesc *direct compatibile*.

Definiție: Două stări z_i și z_j sunt *nedeterminate* dacă ieșirile îndeplinesc condițiile de compatibilitate dar există cel puțin o pereche $(z_r, z_s) \in Z_{ij}$, $(z_r, z_j) \neq (z_i, z_j)$, $r \neq s$.

Stările z_i și z_j nedeterminate pot fi compatibile sau incompatibile, dar nu se poate decide acest lucru apriori.

Lema: Relația de compatibilitate este *reflexivă* și *simetrică*.

4.11 Operații cu automate

Definiție: Fie I_0 și O_0 două mulțimi nevide, $A_j = (I_j, O_j, S_j, \tau_j, \omega_j)$, $j=1,2$ două automate deterministe și aplicațiile $a_1: I_0 \times O_2 \rightarrow I_1$, $a_2: I_0 \times O_1 \rightarrow I_2$ și $a_3: O_1 \times O_2 \rightarrow O_0$. Compuarea automatelelor A_1 și A_2 prin aplicațiile a_1, a_2 și a_3 este automatul $A_{2 \times (a_1, a_2, a_3)} A_1 = (I_0, S_2 \times S_1, O_0, \delta_{(a_1, a_2, a_3)}, \lambda_{(a_1, a_2, a_3)})$, unde:

$$\delta_{(a_1, a_2, a_3)}((s_2, s_1), i_0) = (\delta_2(s_2, a_2(i_0, o_1)), \delta_1(s_1, a_1(i_0, o_2)))$$

$$\lambda_{(a_1, a_2, a_3)}((s_2, s_1), i_0) = a_3(\lambda_2(s_2, a_2(i_0, o_1)), \lambda_1(s_1, a_1(i_0, o_2)))$$

Legarea celor 2 automate este realizată schematic în Fig 4:




Figura 4. Gruparea a două automate prin aplicațiile a_i ($i=1,2,3$)

În cazul cel mai general perechile de mulțimi (I_0, I_1) , (I_0, I_2) , (I_0, O_1) , (I_0, O_2) , (S_1, O_1) , (S_2, O_2) , (O_0, O_1) , (O_0, O_2) pot să nu fie disjuncte. În urma acestei compuneri se poate considera că cele două automate schimbă informații între ele transmițând unul altuia informații atât despre starea în care se află cât și despre ieșirile pe care le emit. Anumite informații pot fi trimise direct la ieșirea automatului rezultat, inclusiv o serie de semnale de intrare. Există următoarele situații:

1. $S_i \cap O_i \neq \emptyset$ corespunde situației în care o serie de semnale de ieșire ale automatului A_i corespund unor variabile de stare ale acestuia. În acest fel este disponibilă explicit informația privind starea automatului
2. $S_i \cap O_i = \emptyset$. nu este disponibilă explicit informația privind starea automatului A_i . Starea automatului este cunoscută implicit prin valorile semnalelor de ieșire modulo o relație de echivalență
3. $I_0 \cap O_0 \neq \emptyset$. înseamnă că o serie de semnale de intrare sunt disponibile și la ieșire

Particularizând cele 3 aplicații a_1 , a_2 și a_3 putem obține câteva din operațiile întâlnite în literatură. Pentru definirea operațiilor de grupare în cascadă precum și operațiile particulare de grupare în serie și paralel trebuie să definim următoarele definiții:

Definiție: Fie I_0 o mulțime nevidă, $A_j = (I_j, O_j, S_j, \delta_j, \lambda_j)$, $j=1,2$ două automate deterministe și aplicațiile $a_1: I_0 \rightarrow I_1$, $a_2: I_0 \times O_1 \rightarrow I_2$. Cascadarea automatelelor A_1 și A_2 prin aplicațiile a_1 și a_2 este automatul $A_{2 \times (a_1, a_2)} A_1 = (I_0, S_2 \times S_1, O_2 \times O_1, \delta_{(a_1, a_2)}, \lambda_{(a_1, a_2)})$, unde:

$$\begin{aligned} \delta_{(a_1, a_2)}((s_2, s_1), i_0) &= (\delta_2(s_2, a_2(i_0, \lambda_1(s_1, a_1(i_0))))), \delta_1(s_1, a_1(i_0))) \\ \lambda_{(a_1, a_2)}((s_2, s_1), i_0) &= (\delta_2(s_2, a_2(i_0, \lambda_1(s_1, a_1(i_0))))), \lambda_1(s_1, a_1(i_0))) \end{aligned}$$

Legarea în cascadă a celor 2 automate este redată în Fig 5:




Figura 5. Gruparea în cascadă

Definiție: Gruparea în serie în sens Hartmanis-Stearns a 2 automate se obține ca o particularizare a grupării în cascadă pentru cazul în care $I_1 = I_0$ și $a_2(i_0, o_1) = o_1$, adică $O_1 = I_2$. Automatul obținut se notează cu $A_1 \rightarrow A_2 = (I_1, S_2 \times S_1, O_2, \delta_S, \lambda_S)$, unde:

$$\begin{aligned} \delta_S((s_2, s_1), i_0) &= (\delta_2(s_2, \lambda_1(s_1, i_1))), \delta_1(s_1, i_1)) \\ \lambda_S((s_2, s_1), i_0) &= (\delta_2(s_2, a_2(i_0, \delta_1(s_1, a_1(i_0))))), \lambda_1(s_1, a_1(i_0))) \end{aligned}$$




Figura 6 Gruparea în Serie

Definiție: Gruparea în paralel în sens Hartmanis-Stearns a 2 automate se obține ca o particularizare a grupării în cascadă pentru cazul în care $I_1 = I_0$ și $I_2 = I_0$. Automatul obținut se notează cu $A_1 || A_2 = (I_1, S_2 \times S_1, O_2 \times O_1, \delta_P, \lambda_P)$, unde:

$$\delta_P((s_2, s_1), i_0) = (\delta_2(s_2, i_0), \delta_1(s_1, i_0))$$

$$\lambda_P((s_2, s_1), i_0) = (\lambda_2(s_2, i_0), \lambda_1(s_1, i_0))$$

Gruparea în paralel a celor 2 automate este redată în Fig 7:




Figura 7 Gruparea în Paralel

4.12 Operații cu automate utilizând metode implicite

4.12.1 Gruparea în paralel utilizând metode implicite

Presupunem că automatele sunt date prin relațiile de tranziție-ieșire după cum urmează:

$$\begin{aligned} T_1(i, s^1, S^1, o^1) &= 1 \\ T_2(i, s^2, S^2, o^2) &= 1 \end{aligned}$$

Fiind date stările inițiale ale automatelelor, r^1 și r^2 , relația de tranziție a automatului ce reprezintă gruparea în paralel a celor 2 automate $T_{||}$ poate fi obținută după următorul algoritm:

$$\begin{aligned} T_{||}^0 &= \phi \\ \pi^0 &= (r^1, r^2) \\ \text{execută } \{ & \\ & T_{||}^{k+1}(is^1s^2S^1S^2o^1o^2) = T_{||}^k(is^1s^2S^1S^2o^1o^2) + T_1(is^1S^1o^1) T_2(is^2S^2o^2) \pi^k(s^1s^2) \\ & \pi^{k+1}(S^1S^2) = \exists is^1s^2o^1o^2 T_{||}^k(is^1s^2S^1S^2o^1o^2) \\ & \} \text{ cît timp } T_{||}^{k+1} \neq T_{||}^k \\ & T_{||}^k(is^||S^||o^||) = \exists s^1s^2S^1S^2[T_{||}^k(is^1s^2S^1S^2o^1o^2) \text{ assign}(s^1s^2, s^||) \text{ assign}(S^1S^2, S^||)] \\ & \text{unde assign}(s^1s^2, s^||) \text{ este relația prin care se asignează fiecărei perechi distincte de stări} \\ & (s_1s_2) \text{ în mod unic o stare unică } s^|| \text{ în automatul } A^|| \text{ iar } o^|| = o^1o^2. \end{aligned}$$

4.12.2 Gruparea în serie utilizând metode implicite

Presupunem că automatele sunt date prin relațiile de tranziție-ieșire după cum urmează:

$$\begin{aligned} T_1(i^1, s^1, S^1, o^1) &= 1 \\ T_2(i^2, s^2, S^2, o^2) &= 1 \end{aligned}$$

și care satisfac condiția $I_2 = O_1$. Din acestea se pot obține relațiile de tranziție și cele de ieșire după cum urmează:

$$\begin{aligned} \delta_1(i^1, s^1, S^1) &= \exists o^1 T_1(i^1, s^1, S^1, o^1) \\ \delta_2(i^2, s^2, S^2) &= \exists o^2 T_2(i^2, s^2, S^2, o^2) \\ \lambda_1(i^1, s^1, o^1) &= \exists S^1 T_1(i^1, s^1, S^1, o^1) \\ \lambda_2(i^2, s^2, o^2) &= \exists S^2 T_2(i^2, s^2, S^2, o^2) \end{aligned}$$

Fiind date stările inițiale ale automatelelor, r^1 și r^2 , relația de tranziție a automatului ce reprezintă gruparea în serie T_S a celor 2 automate poate fi obținută după următorul algoritm:

$$\begin{aligned} T_S^0 &= \phi \\ \pi^0 &= (r^1, r^2) \\ \text{execută } \{ & \\ & \omega(i^1s^1s^2o^2) = \exists o^1[\lambda_2(o^1, s^2, o^2) \lambda_1(i^1, s^1, o^1)] \end{aligned}$$

$$\begin{aligned}
\sigma(i^1 s^1 s^2 S^1 S^2) &= \exists o^1 [\delta_2(o^1, s^2, S^2) \delta_1(i^1, s^1, S^1)] \\
T_S^{k+1}(i^1 s^1 s^2 S^1 S^2 o^2) &= T_S^k(i^1 s^1 s^2 S^1 S^2 o^2) + \sigma(i^1 s^1 s^2 S^1 S^2) \omega(i^1 s^1 s^2 o^2) \pi^k(s^1 s^2) \\
\pi^{k+1}(S^1 S^2) &= \exists i^1 s^1 s^2 o^1 o^2 T_S^k(i^1 s^1 s^2 S^1 S^2 o^1 o^2) \\
&\} \text{ cît timp } T_S^{k+1} \neq T_S^k \\
T_S^k(i^1 s^1 s^2 S^1 S^2 o^2) &= \exists s^1 s^2 S^1 S^2 [T_S^k(i^1 s^1 s^2 S^1 S^2 o^2) \text{ assign}(s^1 s^2, s^S) \text{ assign}(S^1 S^2, S^S)]
\end{aligned}$$

unde $\text{assign}(s^1 s^2, s^S)$ este relația prin care se asignează fiecărei perechi distincte de stări $(s_1 s_2)$ în mod unic o stare unică s^S în automatul A^S .

4.12.3 Descompunerea în serie și în paralel a automatelelor finite

Definiție: O *partiție* π definită pe spațiul stărilor S este o colecție de mulțimi de stări disjuncte din S . Mulțimile disjuncte se denumesc *grupuri de blocuri* aparținând partiției π . Partiția π este *partiție închisă* dacă și numai dacă pentru oricare 2 stări s_i și s_j care aparțin aceluiași bloc al partiției π , atunci pentru orice intrare $i \in I$ stările următoare $\sigma(s_i)$ și $\sigma(s_j)$ aparțin aceluiași bloc din π . O partiție este generală dacă nu este închisă.

Definiție: Produsul a 2 partiții, π_p , conține câte un bloc în π_p pentru fiecare pereche de blocuri din cele 2 partiții, unde elementele blocului sunt intersecția elementelor din perechea de blocuri. Dacă intersecția este nulă atunci blocul nu este prezent în π_p . **Partiția zero**, $\pi(0)$, este partiția în care fiecare bloc conține o singură stare. Se poate demonstra că un automat M poate fi descompus într-un set de n subautomate care realizează aceeași funcție dacă și numai dacă există un set de partiții nebanale și ortogonale, astfel încît $\pi_1 \pi_2 \dots \pi_n = \pi(0)$.

Exemplu: Pentru un S avînd 4 stări, $S = \{s_1, s_2, s_3, s_4\}$, și 2 partiții $\pi_1 = \{(s_1, s_2), (s_3, s_4)\}$ și $\pi_2 = \{(s_1, s_3), (s_2, s_4)\}$ din S , atunci (s_1, s_2) , (s_3, s_4) sunt blocuri din partiția π_1 iar produsul lor este partiția $\pi_p = \pi_1 \pi_2 = \{s_1, s_2, s_3, s_4\}$

Definiție: O *relație de congruență* pe mulțimea stărilor unui automat este o relație de echivalență $\sigma \in \text{Eq}(S)$ avînd proprietatea:

$$\forall (s_1, s_2) \in \sigma \Rightarrow (f(s_1, i), f(s_2, i)) \in \sigma, \forall i \in I.$$

Partiția indusă de relația de congruență pe mulțimea stărilor unui automat este denumită *partiție închisă* sau partiție avînd proprietatea de distribuție.

Teoremă: Produsul $\pi_1 \pi_2$ și suma $\pi_1 + \pi_2$ a două partiții avînd proprietatea de substituție pe mulțimea stărilor unui automat este tot o partiție avînd proprietatea de substituție.

Din această teoremă rezultă că pentru fiecare pereche de partiții închise există cel mai mare minorant comun $\pi_1 \pi_2$, și cel mai mic majorant comun $\pi_1 + \pi_2$. Rezultă de asemenea că mulțimea partițiilor închise pe mulțimea stărilor unui automat este închisă față de operațiile de adunare și înmulțire deci are o structură de lattice. Teorema următoare indică o metodă prin care pentru un automat finit se pot determina toate partițiile avînd proprietatea de substituție.

Teoremă: Fie θ_{s_1, s_2} cea mai mica congruență pe A avînd proprietatea $(s_1 s_2) \in \theta_{s_1, s_2}$ și θ o congruență. Atunci:

$$\theta = \bigvee \{ \theta_{s', s''} \mid (s', s'') \in \theta \}$$

Pe baza acestei relații se dă un procedeu de determinare a partițiilor avînd proprietatea de substituție care constă în determinarea congruențelor $\theta_{s',s''}$ pentru toate perechile $(s',s'') \in S \times S$. Procedeu este descris în continuare.

Se notează cu $I = \{i_1, i_2, \dots, i_m\}$ mulțimea combinațiilor de intrare ale automatului considerat. Fie blocul determinat de perechea de stări (s', s'') și anume $B_0 = \{s', s''\}$. Pentru fiecare intrare i_j se calculează $S_{01}^{ij} = f(B_0, i_j)$, $j=1, \dots, m$. Se reunesc într-un singur bloc toate perechile de mulțimi oarecare S_{01}^{ij} , $S_{01}^{i'j'}$ care nu sunt disjuncte și se obțin blocurile $B_1^1, \dots, B_1^{k_1}$. Se calculează mulțimile $S_{h2}^{ij} = f(B_1^h, i_j)$, $h=1, \dots, k$, și $j=1, \dots, m$ care sunt reunite din nou în blocuri noi în cazul în care nu sunt disjuncte, $B_2^1, \dots, B_2^{k_2}$. Procesul continuă pînă cînd nu se mai obține nici un bloc nou. Oprirea acestui algoritm este garantată avînd în vedere că numărul de stări ale automatului este finit. Se notează cu B_1, \dots, B_α blocurile obținute în finalul pașilor descriși anterior și se notează $B_{\alpha+1} = S \setminus B_j$, $j=1, \dots, \alpha$. Dacă $B_{j_1} \cap B_{j_2} \neq \emptyset$, se vor reuni blocurile B_{j_1} și B_{j_2} . Blocurile B'_1, \dots, B'_β obținute din blocurile $B_1, \dots, B_\alpha B_{\alpha+1}$ prin eventualele reuniuni constituie mulțimea $S/\theta_{s',s''}$.

O alta metodă de determinare a partițiilor avînd proprietatea de substituție este determinarea inițial a celor mai mici partiții care conțin stările s' și s'' pentru toate perechile de stări (s', s'') numite și partiții de bază. Restul de partiții se determină efectuînd cu partițiile de bază toate sumele posibile. Practic, după determinarea partițiilor de bază se calculează suma tuturor perechilor de partiții de nivel 2 pentru a se obține partițiile de nivel 3, și așa mai departe pînă cînd nu se mai obțin partiții noi.

Teoremă: Pentru un automat $A = (I, O, S, \delta, \lambda)$ putem obține o descompunere în cascadă formată din 2 automate $A_i = (I_i, O_i, S_i, \delta_i, \lambda_i)$, $|S_j| < |S|$ dacă și numai dacă există o congruență nebanală pentru A.

Cele 2 automate componente sunt $M_1 = (I, S/\sigma, S/\sigma \times I, \delta_1, \lambda_1)$, numit și automatul predecesor și $M_2 = (I, S/\sigma \times I, S/\tau, O, \delta_2, \lambda_2)$, numit și automatul succesori, unde:

$$\begin{aligned} \delta_1([s]_{\sigma}, i) &= [f(s, i)]_{\sigma} \\ \lambda_1([s]_{\sigma}, i) &= [s]_{\sigma}, i \\ \delta_2([s_1]_{\sigma}([s]_{\sigma}, i)) &= [s_2]_{\tau} \\ \delta_2 &= \delta([s_1]_{\sigma} \cap [s]_{\sigma}, i) \\ \lambda_2([s_1]_{\sigma}([s]_{\sigma}, i)) &= \lambda([s_1]_{\sigma} \cap [s]_{\sigma}, i) \end{aligned}$$

unde τ este o partiție astfel încît $\sigma \times \tau = I_S$. Partiția τ nu trebuie să aibă proprietatea de substituție. Funcționarea celor două componente ale legării în serie poate fi explicată după cum urmează: calculul stării următoare este împărțit între cele 2 automate. Primul automat determină clasa S/σ din care face parte starea următoare, automatului succesori revenindu-i sarcina de a determina din această clasa exact care este această stare.

Teoremă: Pentru un automat $A = (I, O, S, \delta, \lambda)$ putem obține o descompunere în paralel formată din 2 automate $A_i = (I_i, O_i, S_i, \delta_i, \lambda_i)$, $|S_j| < |S|$ dacă și numai dacă există două congruențe netriviiale σ_1 și σ_2 pe mulțimea stărilor automatului A astfel încît produsul lor să fie egal cu I_S .

Pentru cele 2 automate $M_j = (I, S/\sigma_j, S/\sigma_j \times I, \sigma_j, \lambda_j)$, $j=1, 2$ sunt definite relațiile:

$$\begin{aligned} \delta_j([s]_{\sigma_j}, i) &= [f(s, i)]_{\sigma_j} \\ \lambda_j([s]_{\sigma_j}, i) &= [s]_{\sigma_j}, i \end{aligned}$$

4.12.4 Descompunerea prin factorizare a automatelor finite

Este o formă mult mai puternică de descompunere în care ambele componente ale automatului descompus interacționează între ele. Aceasta presupune identificarea subrutinelor sau a factorilor din automatul inițial și extragerea și reprezentarea lor ca un automat separat. Descompunerea în cascadă are o acoperire limitată în proiectarea automatelor finite moderne, cum ar fi specificațiile pentru controlere centralizate în microprocesoare, care nu au o bună descompunere în cascadă. Fiind dată o descriere a tabelii de fluență, factorii, care identifică seturile de stări și de arce de tranziție, sunt extrași și reprezentați ca un subautomat factorizat în care instanțele lor din automatul original sunt înlocuite prin apeluri către subautomatul factorizat. Factorizarea exactă presupune reducerea la maxim a numărului de stări precum și a arcelor de tranziție din automatul inițial. Problema asignării optimale a stărilor implică găsirea atât a unei codificări binare a stărilor interne dintr-un automat finit cât și producerea unei implementări logice care să ocupe o arie cât mai mică după codificare și optimizarea logică. Există o relație strinsă între descompunerea și asignarea stărilor unei mașini secvențiale.[95] Au fost propuse numeroare tehnici, folosind implementări de tip binivel sau sumă de produse[73], și de recent, implementări logice multinivel. În timp ce tehnologiile care folosesc implementarea binivel încearcă să minimizeze numărul de termeni produs într-o eventuală implementare, cele multinivel încearcă să minimizeze variabilele din implementarea finală. *Hartmanis și Stearns* au formulat teoria perechilor de partiții și au descris descompunerea în cascadă și algoritmi de asignare a stărilor bazați pe teoria lor. *Karp* a introdus noțiunea de perechi de partiții critice și *Kohavi* a abordat problema partițiilor suprapuse și a împărțirii stărilor pentru descompunerea în cascadă și asignarea stărilor pentru mașinile secvențiale. *DeMicheli* a propus utilizarea minimizării multinivel pentru a găsi o codificare optimală a intrărilor și a stărilor prezente obținând rezultate îmbunătățite decât cele precedente. O insuficiență a acestei strategii este faptul că ignoră complet spațiul stării următoare a automatului finit, ceea ce rezultă uneori în asignări de stări neoptimale. Dacă un automat finit, factorizat înainte de a fi codificat și optimizat, produce un rezultat mai bun decât codificarea și optimizarea fără descompunere, atunci înseamnă că algoritmul utilizat a furnizat un rezultat neoptimal. O decompunere optimală a automatului poate fi definită ca una care reprezintă o codificare care minimizează numărul de termeni produs din mașina originală. Premiza este de a obține o decompunere generală optimală multiplă a automatului, în sensul de a obține mai mult de 2 subautomate.[34]

Pentru un automat care poate fi factorizat nebanal, rezultatele experimentale demonstrează că descompunerea urmată de asignarea stărilor produce rezultate superioare pentru mașini secvențiale mari. Factorizarea inițială rezultă în explorarea efectivă a relației dintre spațiul intrărilor și cel al ieșirilor în subautomatele descompuse pentru ambele tipuri de implementări: binivel și multinivel. Factorii exacti pot să nu existe într-un anumit automat, sau pot fi prea mici pentru a putea produce o descompunere eficientă. Factorii inexacți, dar buni, pot produce realizări economice descompuse și pot fi de asemenea folosiți pentru a ghida algoritmi euristici de asignare a stărilor. [31]

4.12.5 Optimizarea structurilor logice secvențiale complexe cu pachetul *fsmtool*

Dezvoltarea fără precedent din ultimii ani a sistemelor de proiectare asistată a circuitelor digitale a fost determinată de cerința de a realiza sisteme de complexitate din ce în ce mai mare într-un timp din ce în ce mai scurt. Avansul tehnologic a permis utilizarea unor pachete de programe care permit abordarea unor circuite de complexitate din ce în ce mai ridicată, care îndeplinesc funcții complexe. În același timp ele asigură că acestea se încadrează în anumite limite impuse dimensiunii, vitezei de lucru, suprafeței ocupate, puterii disipate, etc. Deși la început programele care permiteau proiectarea circuitelor *VLSI* erau folosite doar în cadrul marilor firme de profil, în ultimii ani ele sunt disponibile și în universități, la costuri reduse, putând fi folosite atât pentru proiectare cât și pentru scopuri didactice [16].

O serie de programe sunt disponibile în rețeaua universitară; [33] la acestea se adaugă pachetul de programe *fsmtool* (*Finite State Machines tool*) proiectat de către autor, și care urmează a fi folosit în continuare. Este prezentat de asemenea și modul în care acest program poate fi folosit pentru optimizarea automatelelor finite. Pachetul *fsmtool* conține funcțiile și procedurile prezentate anterior care permit realizarea diverselor operații asupra automatelelor finite. Programul *Stamina* este un program care permite minimizarea numărului de stări ale unui automat folosind anumite tehnici de minimizare. Acest program realizează minimizarea exactă a stărilor automatului utilizând metodele de acoperire bivalentă. El oferă de asemenea soluții euristice de minimizare a stărilor automatului bazate pe calculul unor anumite limite superioare și pe baza izomorfismului dintre stări. [86] Unul din programele mai performante în domeniul codificării automatelelor finite este programul *Nova*, [114] care realizează asignarea optimală a codurilor pentru stările unui automat prin minimizarea numărului de termeni produs care implementează automatul finit codificat pentru un anumit număr de biți utilizați la codificare. Codificarea se realizează în 2 etape. Prima etapă determină constrângerile la care vor fi supuse codurile prin realizarea unei minimizări simbolice. [68] Cea de a doua etapă, de codificare, are ca rezultat obținerea codurilor stărilor automatului care satisfac toate sau majoritatea constrângerilor determinate în prima etapă. Utilizatorul are posibilitatea de a selecta algoritmul care să fie aplicat și de asemenea, numărul de biți utilizați pentru codificarea stărilor. [36] Toate programele de mai sus, primesc la intrare automatul specificat în formatul *Kiss*. Acest format este utilizat în sistemele de proiectare asistată pentru descrierea automatelelor finite și este în corespondență directă cu graful de tranziție. Pachetul *fsmtool* a fost realizat ca o interfață care permite utilizarea programelor prezentate astfel încât să se poată realiza operații precum: citirea și prelucrarea grafului de tranziție a unui automat, salvarea lui în format *kiss* sau *verilog*, minimizarea stărilor folosind programul *Stamina*, codificarea stărilor automatului folosind programul *Nova*, [115] optimizarea automatelelor prin descompunere folosind programul *fsmtool*, în serie, paralel, sau generalizat, vizualizarea descrierilor implicite cu ajutorul *ROBDD* folosind programul „*dotty*” (*Bell Labs.*) [65], conversia automată a descrierii unui automat finit din format *kiss* în format *Verilog* recunoscut de componenta *kiss2vl* a pachetului de programe *fsmtool*. De asemenea componenta *genfsm* a pachetului *fsmtool* este utilizată pentru generarea de automate finite deterministe aleatoare cu un anumit număr de intrări, stări interne și ieșiri, specificate ca parametri de intrare la execuția programului. Automatele obținute pot constitui un bogat set de exemple ușor de utilizat ca un set de test pentru a afla funcționalitatea programului *fsmtool* în descompunerea și optimizarea setului de automate finite generate cu *genfsm*.

Capitolul 5

Metode de reprezentare a circuitelor digitale complexe

5.1 Metode de reprezentare a mulțimilor de obiecte

Proiectarea structurilor logice secvențiale presupune reprezentarea și explorarea unui spațiu mare al soluțiilor. Aceasta implică reprezentări și manipulări ale unor mulțimi de obiecte ale căror dimensiuni cresc de cele mai multe ori exponențial odată cu creșterea complexității sistemului proiectat. Găsirea unor reprezentări optime din punct de vedere al dimensiunilor ocupate și din punct de vedere al simplității și vitezei algoritmilor de manipulare a acestor reprezentări, constituie o temă de mare interes în domeniu.

Definiție: Spunem că o reprezentare este *explicită* atunci când obiectele sunt reprezentate intern în memorie ca o listă de obiecte a cărei dimensiune este proporțională cu numărul de obiecte considerat. Spunem că obiectele sunt *manipulate explicit* atunci când ele sunt prelucrate unul câte unul.

Definiție: Spunem că o reprezentare este *implicită* atunci când obiectele sunt reprezentate folosindu-se anumite proprietăți comune ale acestora, ceea ce face ca dimensiunile reprezentării să nu mai fie proporționale cu numărul de obiecte. Spunem că aceste obiecte sunt *manipulate implicit* atunci când într-un singur pas sunt manipulate mai multe obiecte odată.

Ideea constă în reprezentarea și manipularea mulțimilor de mari dimensiuni prin intermediul funcției caracteristice a acestora. La rândul lor funcțiile caracteristice pot fi reprezentate eficient folosind arborii de decizie binară a căror dimensiune nu depinde de numărul de elemente ale mulțimii. Astfel, în cazurile de interes practic, operațiile asupra mulțimilor sunt transpuse în operații asupra arborilor de decizie binară, în realitate operații booleene asupra funcțiilor booleene. Folosind tehnicile implicite, calcule care erau imposibile folosind reprezentări explicite pot fi abordate eficient și într-o perioadă de timp rezonabilă. Există totuși situații în care nici aceste reprezentări implicite nu pot fi construite, dimensiunile lor depășind dimensiunea reprezentării. Acest lucru se datorează fie structurii intrinseci a funcției, fie faptului că nu se găsește o ordine convenabilă a variabilelor. [85]

5.2 Reprezentarea cubică pozițională a mulțimilor de obiecte

Este utilizată pentru reprezentarea unei mulțimi de obiecte. Pentru o mulțime cu n obiecte există 2^n submulțimi de obiecte. Oricare submulțime de obiecte poate fi reprezentată folosind o variabilă booleană n -dimensională $x=(x_1x_2\dots x_n)$ fiecare variabilă x_i corespunzând obiectului s_i . Prezența unui obiect s_k în mulțimea considerată este indicată prin faptul că variabila x_k are valoarea 1. Cazul $x_k = 0$ corespunde situației în care obiectul s_k nu aparține mulțimii considerate. [74]

Exemplu 1: Fie $n=5$ obiectul s_3 poate fi reprezentat prin vectorul boolean (00100) . Submulțimea $M_1=\{s_1, s_3, s_5\}$ poate fi reprezentată prin vectorul boolean (10101) . Mulțimea $M_2=\{\{s_1, s_3, s_5\}, \{s_3, s_4\}, \{s_1, s_2, s_4, s_5\}\}$. Această mulțime de submulțimi poate fi reprezentată prin următoarea mulțime de vectori booleani $\{\{10101\}, \{00110\}, \{11011\}\}$.

Această mulțime de vectori booleani poate fi reprezentată cu ajutorul funcției caracteristice a acestei mulțimi. Se definește $f_S: B^n \rightarrow B$, unde $f_S(x)=1$ dacă și numai dacă mulțimea de obiecte reprezentată în notație cubică pozițională prin x este în mulțimea S .

Exemplu 2: Pentru mulțimile din exemplul următor funcțiile caracteristice sunt:

a) $f_{s_3}(x)=f_{s_3}(x_1,\dots,x_5)=\bar{x}_1x_2x_3x_4x_5$

b) $f_{M_1}(x)=f_{M_1}(x_1,\dots,x_5)=x_1x_2x_3\bar{x}_4x_5$

c) $f_{M_2}(x)=f_{M_2}(x_1,\dots,x_5)=\bar{x}_1x_2x_3\bar{x}_4x_5 + \bar{x}_1x_2\bar{x}_3x_4x_5 + x_1\bar{x}_2x_3x_4x_5$




Figura 8. Reprezentările ROBDD ale funcțiilor caracteristice ale celor 3 funcții

Funcția caracteristică astfel definită poate fi reprezentată cu ajutorul arborilor de decizie binară. Fiecare minterm al acestei reprezentări va corespunde unei mulțimi de obiecte. În cazul în care mulțimea S este mulțimea stărilor unui automat, se poate folosi și reprezentarea cubică pozițională pentru a reprezenta stări, mulțimi de stări și mulțimi de mulțimi de stări.

5.3 Reprezentări implicite ale automațelor finite

Se știe că automațele finite pot fi reprezentate printr-o formă binivel unde tranzițiile sunt precizate explicit una câte una. În cazul automațelor finite de mari dimensiuni numărul acestor tranziții și dimensiunile termenilor produs care reprezintă aceste funcții pot fi foarte mari. De asemenea, în cadrul algoritmilor de sinteză a automațelor finite obiectele folosite: mulțimi de stări, mulțimi de mulțimi de stări, relații de echivalență, relații de compatibilitate, toate acestea pot deveni foarte mari și imposibil de reprezentat în memorie și de manipulat în timp optim dacă acestea sunt reprezentate explicit. Pentru a depăși aceste inconveniente, se caută ca aceste mulțimi să se reprezinte implicit și manipularea să se facă folosind tehnici care să utilizeze cât mai eficient proprietățile acestor reprezentări.[47] Reprezentarea implicită a unui automat finit se poate obține plecând de la următoarele definiții:

Definiție: Se numește *automat incomplet definit* o cvintuplă $A=(I, O, S, \tau, \omega)$, unde I este mulțimea semnalelor de intrare, O este mulțimea semnalelor de ieșire iar S este mulțimea stărilor. τ este *relația de tranziție* definită ca funcția caracteristică $\tau:IxSxS \rightarrow B$ unde fiecărei combinații intrare-ieșire i se pune în corespondență o stare sau toate stările. ω este *relația de ieșire* definită ca funcția caracteristică $\omega:IxSxO \rightarrow B$ unde fiecărei combinații intrare-ieșire i se pune în corespondență o ieșire sau toate ieșirile.

Definiție: Se numește *automat finit* o cvintuplă $A=(I, O, S, \tau, \omega)$, unde I este mulțimea semnalelor de intrare, O este mulțimea semnalelor de ieșire iar S este mulțimea stărilor. τ este *relația de tranziție* definită ca funcția caracteristică $\tau:IxSxS \rightarrow B$ unde $\tau(i,p,n)=I$ dacă și numai dacă $n = \delta(p,i)$, iar ω este *relația de ieșire* definită ca funcția caracteristică $\omega:IxSxO \rightarrow B$ unde $\omega(i,p,o)=I$ dacă și numai dacă $o = \lambda(p,i)$.

În reprezentarea acestor relații, i și o sunt de obicei vectori binari iar p și n sunt reprezentate folosind notația cubică pozițională. Cele 2 relații pot fi grupate într-o singură relație de tranziție-ieșire conform definiției următoare:

Definiție: Se numește *automat finit* o cvintuplă $A=(I, O, S, \tau, \omega)$, unde I este mulțimea semnalelor de intrare, O este mulțimea semnalelor de ieșire iar S este mulțimea stărilor. Relația π este *relația de tranziție-ieșire* definită ca funcția caracteristică $\pi:IxSxSxO \rightarrow B$ unde:

$\pi(i,p,n,o)=I$ dacă și numai dacă n este starea următoare definită pentru starea prezentă p și intrarea i , iar o este ieșirea definită pentru starea prezentă p și intrarea i , deci dacă și numai dacă $n = \delta(p,i)$ și $o = \lambda(p,i)$.

Exemplu 3: Considerăm automatul definit prin tabela următoare și a cărei reprezentare în format *KISS* este următoarea:

<i>St</i>	<i>0</i>	<i>1</i>
St1	St2/1	St1/0
St2	St2/1	St1/0

Fisierul de descriere al automatului a.kiss2:

```
.i 1
.o 1
.s 2
.p 4
.r sl
0 st1 st2 1
1 st1 st1 0
0 st2 st2 1
1 st2 st1 0
.e
```

Automatul din acest exemplu are 2 stări, prin urmare reprezentarea în notația cubică pozițională a acestora va necesita 2 variabile s_1, s_2 pentru starea prezentă și 2 variabile S_1, S_2 pentru starea următoare.

Variabilele de intrare și de ieșire sunt binare de aceea ele nu vor fi codificate. În acest fel se reduce numărul de variabile utilizate pentru reprezentarea relațiilor ceea ce reduce probabilitatea ca numărul de noduri ale diagramei de decizie binară corespundente să devină prea mare și astfel mai greu de manipulat. Astfel stările vor fi codificate după cum urmează:

$$\begin{aligned} st_1 &\rightarrow \bar{s}_1 \bar{s}_2 & st_2 &\rightarrow \bar{s}_1 s_2 \quad (\text{pentru stările prezente}) \\ st_1 &\rightarrow S_1 \bar{S}_2 & st_2 &\rightarrow S_1 S_2 \quad (\text{pentru stările următoare}) \end{aligned}$$

Utilizînd codificarea de mai sus, pentru relațiile π, τ și ω vor rezulta următoarele expresii:

$$\begin{aligned} \pi(i, s_1, s_2, S_1, S_2, o) &= \bar{i} s_1 \bar{s}_2 \bar{S}_1 S_2 o + \bar{i} s_1 s_2 \bar{S}_1 \bar{S}_2 o + \bar{i} s_1 s_2 \bar{S}_1 S_2 o + \bar{i} s_1 s_2 S_1 \bar{S}_2 o \\ \tau(i, s_1, s_2, S_1, S_2) &= \bar{i} s_1 \bar{s}_2 \bar{S}_1 S_2 + \bar{i} s_1 s_2 \bar{S}_1 S_2 + \bar{i} s_1 \bar{s}_2 S_1 S_2 + \bar{i} s_1 s_2 S_1 S_2 \\ \omega(i, s_1, s_2, o) &= \bar{i} s_1 \bar{s}_2 o + \bar{i} s_1 s_2 o + \bar{i} s_1 s_2 o + \bar{i} s_1 s_2 o \end{aligned}$$




Figura 9. Reprezentarea implicită a automatului a.kiss2

Există soluții în care și intrările și ieșirile sunt reprezentate folosind notația cubică pozițională. Una dintre aceste situații este cea în care intrările sau ieșirile sunt simbolice. O altă situație este cazul în care intrările și ieșirile sunt binare dar se dorește o reprezentare uniformă a variabilelor care intră în aceste relații, mai exact, ca variabile multivalente, pentru aceasta utilizându-se reprezentarea folosind notația cubică pozițională. În acest caz automatul poate fi reprezentat ținând cont că stările, intrările și ieșirile vor fi codificate după cum urmează:

$$\begin{aligned}
 st_1 &\rightarrow s_1\bar{s}_2 & st_2 &\rightarrow \bar{s}_1s_2 \quad (\text{pentru stările prezente}) \\
 st_1 &\rightarrow \underline{S}_1\bar{S}_2 & st_2 &\rightarrow \bar{S}_1S_2 \quad (\text{pentru stările următoare}) \\
 i_0 &\rightarrow i_1\bar{i}_2 & i_1 &\rightarrow \bar{i}_1i_2 \quad (\text{pentru intrări}) \\
 o_0 &\rightarrow o_1o_2 & o_1 &\rightarrow \bar{o}_1o_2 \quad (\text{pentru ieșiri})
 \end{aligned}$$

Va rezulta următoarea reprezentare a celor 3 relații:

$$\begin{aligned}
 \pi(i, s_1, s_2, S_1, S_2, o) &= i_1i_2s_1s_2\bar{S}_1\bar{S}_2o_1o_2 + \bar{i}_1\bar{i}_2s_1s_2\bar{S}_1\bar{S}_2o_1o_2 + \bar{i}_1\bar{i}_2s_1s_2S_1S_2o_1o_2 + \bar{i}_1\bar{i}_2s_1s_2\bar{S}_1\bar{S}_2o_1o_2 \\
 \tau(i, s_1, s_2, S_1, S_2) &= i_1i_2s_1s_2\bar{S}_1S_2 + \bar{i}_1\bar{i}_2s_1s_2S_1\bar{S}_2 + \bar{i}_1\bar{i}_2s_1s_2\bar{S}_1S_2 + \bar{i}_1\bar{i}_2s_1s_2S_1\bar{S}_2 \\
 \varpi(i, s_1, s_2, o) &= i_1\bar{i}_2s_1s_2o_1o_2 + \bar{i}_1\bar{i}_2s_1s_2o_1o_2 + \bar{i}_1\bar{i}_2s_1s_2o_1o_2 + \bar{i}_1\bar{i}_2s_1s_2o_1o_2
 \end{aligned}$$




Figura 10. Reprezentarea implicită a automatului a.kiss2 utilizând reprezentarea multivalentă pentru variabilele de intrare și de ieșire

După cum se observa relațiile sunt definite sub formă de sume de produse. Atunci când se construiește reprezentarea implicită folosind arborii de decizie binară pornind de la o expresie de tip sumă de produse, la fiecare nivel se calculează mai întâi subarborii pentru operanzi după care se aplică operatorul corespunzător '+' sau '!'. În funcție de ordinea în care se aplică operatorii, numărul de noduri suplimentare, numite și noduri nefolosite, care nu vor face parte din arborele binar final corespunzător rezultatului operației, va fi mai mare sau mai mic și de asemenea și timpul de construire al arborelui de decizie binar va crește și va descrește odată cu el.

Pentru a obține un număr de noduri nefolosite cât mai mic și pentru a reduce astfel timpul de construcție al arborelui de decizie și al relației considerate, arborii binari pentru termenii produs se construiesc sortind subarborii în ordinea inversă a variabilei lor corespunzătoare rădăcinii. Astfel construcția este una de jos în sus dacă ne referim la arborele binar sau de la dreapta la stînga dacă ne referim la termenul produs construit. Rezultatele obținute pentru diversele metode de construire a relațiilor de tranziție-ieșire sunt concludente în acest sens și arată că metoda construirii arborelui binar corespunzător, pornind în ordinea inversă celei pe care o au variabilele în scrierea normala a relației, este cea mai avantajoasă și mai rapidă.

5.4 Implementarea operatorilor implicați

Operatorii implicați au fost implementați utilizînd pachetul *CUDD*. [99] Operatorii implicați au fost concepuți pentru a putea fi utilizați la implementarea unor algoritmi de manipulare a stărilor sau a mulțimilor de stări ale automatelelor finite. În cadrul acestor algoritmi, mulțimile de stări sunt reprezentate prin intermediul mai multor variabile multidimensionale. În plus, în cadrul acestor algoritmi, apare de multe ori necesitatea utilizării unor variabile auxiliare care să conțină rezultatele unor calcule intermediare. Cu cît numărul de astfel de variabile este mai mare, cu atît crește probabilitatea ca o operație ce manipulează diagrame de decizie binară ce depinde de aceste variabile să aibă ca rezultat o diagramă rezultat care să sufere o explozie exponențială a numărului de noduri. Pentru a micșora această probabilitate, s-a căutat implementarea operatorilor astfel încît ei să folosească un număr fix de variabile. Din acest punct de vedere, operatorii implementați pot fi împărțiți în două categorii:

- independenți de setul de variabile fixat
- dependenți de setul de variabile fixat

Operatorii din prima categorie prezintă un grad de generalitate mai ridicat ceea ce îi face mai apți de a fi grupați într-o bibliotecă de operatori care să poată fi folosiți și în cadrul altor domenii decît cel al automatelelor finite.

Operatorii din cea de a doua categorie sunt tributari setului de variabile fixat, ca urmare gradul de generalitate este mai mic și ei pot fi utilizați numai pentru algoritmi care manipulează stări și mulțimi de stări ale automatelelor finite. Cei care doresc să utilizeze acești operatori trebuie să țină seama de variabilele de care depind acești operatori și rezultatele lor de aceea trebuie să citească cu atenție documentația care descrie operatorii respectivi.

5.5 Tabela de calcul funcțională

Pentru manipularea eficientă a diagramelor de decizie binară se utilizează tabelele în care sunt memorate rezultatele intermediare. Aceste tabele sunt numite *tabele de cache* deoarece ele sunt manipulate și utilizate ca și memoriile cache care au o mărime variabilă dar limitată. În aceste tabele fiecare intrare costă din mai multe câmpuri: operatorul, operanzi și rezultat. Operatorul poate fi oricare dintre operatorii predefiniți ai limbajului folosit sau poate fi orice funcție definită de utilizator. La fel, tipul operatorilor poate fi de oricare tip predefinit sau poate fi un tip definit de utilizator. Pentru ca memoria cache să poată fi utilizată pentru operanzi și pentru rezultate de orice tip se preferă ca în locul operanzilor să fie memorate pointeri către operanzi, iar în locul rezultatului, să fie memorat un pointer către rezultat. În acest fel se obține și o reducere a memoriei alocate câmpurilor intrărilor în memoria cache. În pachetele de programe concepute pentru manipularea diagramelor de decizie binară, majoritatea operatorilor sunt binari sau ternari. De aceea, tabelele cache au fost realizate pentru memorarea rezultatelor calculate pentru operatori având maximum 3 operanzi. Pentru cazul în care operatorii au mai multi operanzi și în cazul în care ei produc mai multe rezultate, ramine la latitudinea programatorului să aleagă dintre mai multe soluții posibile. Una dintre soluții este de a construi o memorie cache definită de utilizator folosind o bibliotecă de rutine adecvată, fie să combine mai multe rezultate sau mai mulți operanzi într-unul singur folosind structurile specifice. S-a observat de mai multe ori că în cazul unor algoritmi, prin introducerea unor structuri de date suplimentare, s-a reușit să se mărească viteza de execuție a lor. Având în vedere că folosirea structurilor de date suplimentare implică mărirea memoriei folosite, rezultă ca întotdeauna soluția optimă va trebui să realizeze un compromis între viteza de execuție și necesarul de memorie. Pentru a reduce timpul de calcul al unor algoritmi care folosesc tehnicile implicite de manipulare a funcțiilor booleene se utilizează **tabela de calcul funcțională**. Ca și în cazul tabelii de cache normale, această structură este o tabelă utilizată pentru a memora rezultate parțiale ce sunt susceptibile să apară din nou în etape ulterioare ale calculului. Diferența față de tabela de calcul normală constă în faptul că valorile calculate sunt memorate în tabela de calcul funcțională ca o structură care include implicit mai mult de un rezultat al aceluiași operator. În funcție de operanzii cu care este apelat operatorul, dimensiunea rezultatului memorat se poate modifica.

5.6 Implementare cu diagrame de decizie binară

Diagramele de decizie binară au căpătat în ultimii ani o largă utilizare în toate domeniile proiectării structurilor numerice dar și în alte domenii conexe. Principala caracteristică care le face atât de utilizate este capacitatea acestora de a reprezenta în mod foarte eficient funcțiile booleene. Având în vedere că o gama întreaga de probleme privind proiectarea structurilor numerice pot fi exprimate și rezolvate utilizând funcțiile booleene, utilizarea diagramelor de decizie binară apare ca iminentă.[37]

Principala problemă care apare la utilizarea diagramelor de decizie binară este limitarea dimensiunilor diagramelor. Se caută să se obțină diagrame care să aibă un număr redus de noduri astfel încât memoria ocupată și viteza de manipulare să fie cât mai reduse. Există diverse abordări pentru rezolvarea acestei probleme din care cele mai importante sunt: ordinea variabilelor, extinderea acestor tipuri de reprezentări și utilizarea diverselor metode de memorare a acestor structuri. Având în vedere că dimensiunile diagramelor de decizie binară depind de ordinea variabilelor de intrare, o rezolvare a acestei probleme presupune găsirea unei ordini a variabilelor astfel încât, diagrama utilizată pentru reprezentarea unei mulțimi de funcții să aibă un număr de noduri cât mai mic.[44]

O altă problemă importantă privind utilizarea diagramelor de decizie binară este legată de viteza de manipulare a acestora. Rezolvarea acestei probleme presupune găsirea unor algoritmi de manipulare care să aiba viteze cât mai mari permițând astfel prelucrarea într-un timp scurt, a unui număr mare de diagrame sau a unor diagrame cu dimensiuni mari. [80]

Cele 2 probleme sunt antagoniste în sensul că se poate obține pe de o parte reducerea dimensiunilor diagramelor, rezultând o creștere a complexității algoritmilor și implicit a vitezei de execuție, iar pe de altă parte se poate obține o creștere a vitezei algoritmilor prin utilizarea unor structuri suplimentare care au ca efect creșterea memoriei utilizate. De obicei se încearcă obținerea unui compromis între cele 2 astfel încât să se obțină utilizarea rezonabilă a memoriei și o viteză suficient de mare pentru manipularea reprezentărilor.

Datorită caracteristicii pe care le posedă, diagramele de decizie binară au fost utilizate în cele mai diverse domenii, precum: alocarea resurselor (mapare), analiza temporală, compararea funcțiilor booleene, demonstrarea automată a teoremelor, descompunerea funcțiilor booleene, implementarea tehnicilor implicite de manipulare a funcțiilor booleene, manipularea automatelelor finite, manipularea polinoamelor, optimizarea logică a circuitelor combinaționale, simulare simbolică, sinteza multi-nivel, sinteza și alocarea resurselor pentru circuitele *FPGA*, testarea circuitelor numerice și generarea vectorilor de test, testarea echivalenței automatelelor finite, testarea echivalenței funcțiilor booleene, verificarea circuitelor structurilor numerice combinaționale. [81][111]

5.6.1 Ordinea variabilelor

Una din condițiile pentru ca diagramele de decizie binară ordonate *OBDD*, să reprezinte o mulțime de funcții booleene în mod unic este ca, pentru toate funcțiile, *OBDD* să fie construită utilizând aceeași ordine a variabilelor. Alegerea acestei ordini a variabilelor poate avea un impact esențial asupra dimensiunilor diagramei binare care rezultă. Problema are 3 aspecte: primul vizează găsirea unei ordini eficiente la momentul construcției reprezentării *OBDD* pe baza unor informații legate de structura funcției booleene reprezentate; al 2-lea are în vedere că după construirea *OBDD* folosind o ordine inițială, mai mult sau mai puțin optimă, să se obțină o nouă ordine a variabilelor care să fie optimă sau mai bună decât cea inițială; al 3-lea aspect ține cont de faptul că, în procesul de manipulare a funcțiilor booleene folosind *OBDD*, sunt create noi diagrame sau sunt eliminate diagramele vechi ceea ce face ca la un moment dat o anumită ordine a variabilelor să nu mai fie optimă pentru noua mulțime de funcții reprezentate. De aceea ordonarea statică a variabilelor, care presupune utilizarea unei singure ordini a variabilelor pentru întreaga durată a manipularilor, a fost înlocuită cu ordonarea dinamică a variabilelor, care presupune reactualizarea ordonării la diverse momente de timp pe parcursul manipularii funcțiilor conform unor criterii diverse. O serie întreagă de studii s-au ocupat de găsirea unor algoritmi eficienți care să determine cea mai bună ordine a variabilelor vizând unul sau o combinație a aspectelor prezentate. Dintre metodele de ordonare cele mai importante găsite în literatură găsim:

- aleatorie, perechi de stări sunt alese în mod aleator, poziția în ordinea variabilelor fiind schimbată între ele
- aleatorie cu pivot, similară cu cea precedentă, doar că prima variabilă este aleasă să fie deasupra variabilei cu numărul maxim de noduri iar cea de a 2-a va fi dedesubtul acelei variabile
- prin analiza minuțioasă, cernere, în care fiecare din variabile este deplasată în sus și în jos în ordinea variabilelor astfel încât ea să ia toate pozițiile posibile și se determină

- poziția cea mai bună, aceasta devenind noua poziție a variabilei
- cu analiza simetriei, la fel cu metoda anterioară, cu modificarea că variabilele care devin adiacente în timpul analizei sunt testate dacă sunt simetrice; în caz afirmativ ele sunt grupate și analiza continuă deplasând întregul grup de variabile
 - prin analiza grupată, care este similară cu cea precedentă, cu diferența că gruparea nu mai este restricționată la proprietatea de echivalență
 - folosind permutarea fereastră, în care ordonarea este studiată numai pentru un anumit grup de variabilele
 - folosind principiul călirii simulate (*simulated annealing*) se bazează pe utilizarea algoritmilor ce folosesc conceptul de călire simulată pentru determinarea unei ordini optime a variabilelor
 - folosind algoritmi genetici, se bazează pe utilizarea algoritmilor genetici pentru determinarea unei ordini a variabilelor[38]
 - folosind programarea dinamică se bazează pe algoritmi programării dinamice pentru determinarea unei ordini optime a variabilelor
 - folosind informații comune, se bazează pe folosirea informațiilor ce se pot obține prin faptul că anumite structuri sunt utilizate în comun cu reprezentarea funcțiilor booleene
 - folosind analiza nucleului expresiilor booleene, se bazează pe informațiile obținute prin analiza expresiilor booleene corespunzătoare funcțiilor multi-nivel
 - folosind echivalența funcțională, se bazează pe împărțirea funcțiilor booleene în clase de echivalență prin gruparea funcțiilor având aceeași structură

5.6.2 Reducerea dimensiunilor

Pentru a construi mulțimea stărilor ce pot fi atinse pentru un automat finit se poate ajunge la manipularea *OBDD* pentru funcții incomplet definite. Reducerea dimensiunilor *ROBDD* utilizate pentru a reprezenta această mulțime de stări a condus la ideea de a găsi acele *ROBDD* care să acopere funcția incomplet definită și să aibă dimensiunea minimă. Aceeași problemă apare și atunci când sunt manipulate funcțiile incomplet definite și pentru care se caută să fie reprezentate prin *ROBDD*. Alte aplicații și algoritmi care să rezolve aceste probleme sunt minimizarea funcțiilor cu mai multe ieșiri incomplet specificate în care reducerea se face utilizând o partiție a mulțimii variabilelor de care depinde o funcție incomplet definită în grupări simetrice, sau minimizarea *BDD* prin permutarea tabelor de adevăr.[102]

5.6.3 Pachete de programe ce implementează diagrame de decizie binară

Datorită amplitudinii pe care a luat-o utilizarea *BDD*-urilor, o serie de colective de cercetare au dezvoltat pachete software care să implementeze aceste structuri, precum și algoritmi corespunzători de manipulare a lor. Cele mai cunoscute sunt: *BDD*, dezvoltat la *Universitatea Berkeley California*, *CMU-BDD*, dezvoltat la *Carnegie-Mellon University*, *CAL*, *CUDD*, autor Fabio Somenzi, *Universitatea Colorado*, etc.

Toate aceste pachete au următoarele caracteristici comune:

- construcția *BDD*-ului se face prin traversare în adâncime (depth-first)
- tabela unicatelor este implementată folosind tabele de dispersie în care coliziunile sunt rezolvate prin înlănțuirea elementelor în liste de coliziuni
- tabela de calcul (*computed table*) este implementată utilizând tehnicile memoriei cache

- sunt utilizate arcele negate implementate prin folosirea unui bit suplimentar care indică dacă o funcție este inversată sau nu
- eliberarea memoriei nefolosite se bazează pe contorizarea referințelor către noduri, această operație este activată atunci când nodurile nefolosite depășesc o anumită valoare limită
- este utilizată reordonarea dinamică a variabilelor

Datorită avantajelor pe care le oferă utilizarea diagramelor de decizie binară în manipularea funcțiilor booleene, aceste reprezentări au fost implementate în diverse sisteme de proiectare asistată, fiind utilizate în diverse etape ale proiectării. Dintre acestea sunt: *SIS (System for Synthesis of Sequential Circuits)*, *VIS (Verification Interacting with Synthesis)*, de la *Berkeley University*, pachetul de programe *ALLIANCE*, de la *Universitatea Marie Curie, Paris*, precum și *MVSIS*, versiunea modificată de *SIS*, pentru implementarea cu *Diagrame de Decizie Multinivel*.

5.6.4 Variante ale ROBDD

Diagramele de decizie binară clasice s-au dovedit a fi deosebit de eficiente pentru reprezentarea anumitor clase de funcții booleene. S-a observat însă că acestea își pierd eficiența în cazul altor clase de funcții. De aceea s-a căutat extinderea acestor tipuri de reprezentări astfel încât să fie depășite aceste neajunsuri. S-au propus o serie de structuri alternative care au la bază diagramele de decizie binară dar la care, anumite proprietăți ale diagramelor de decizie binară au fost eliminate sau au fost înlocuite cu altele noi sau au fost adăugate proprietăți noi. Aceste modificări au avut ca efect extinderea mulțimii obiectelor ce pot fi reprezentate, modificarea dimensiunilor reprezentărilor și modificarea complexității algoritmilor. Cele mai importante extinderi ale acestor reprezentări sunt:

- diagramele de decizie binară bazate pe grafuri (*graph driven BDD's*) sunt caracterizate prin faptul că ordinea în care sunt evaluate variabilele este dată de un graf asociat numit și graf oracol
- diagrame de decizie binară indexate (*indexed BDD's*) sunt utilizate pentru a reprezenta în mod compact funcțiile pentru care *OBDD* au dimensiuni foarte mari; la aceste diagrame o variabilă apare de 2 ori pe un drum în *BDD*
- diagramele de decizie binară extinse (*extended BDD's*), implică un anumit grad de nedeterminare
- diagramele de decizie binară generale (*general BDD's*)
- diagramele de decizie binară libere (*free BDD's*), pe fiecare drum în *BDD*, fiecare variabilă este testată cel mult o singură dată
- diagramele de decizie binară partiționate (*PBDD's - partitioned based DD's*)
- diagramele de decizie binară bazate de transformarea produselor *CTBDD (Cube Transformation BDD's)* se bazează pe faptul că în loc să reprezinte funcția studiată, ea este mai întâi pusă în corespondență cu o altă funcție printr-o transformare injectivă a domeniului, funcția rezultată fiind cea care este reprezentată
- diagramele de decizie algebrice *ADD's (algebraic DD's)* sunt asemănătoare *BDD-urilor*, doar că nodurile terminale pot lua și alte valori decât 0 și 1
- diagrame de decizie binară cu valori pentru arce *EVBDD's (edge valued BDD's)* constituie o reprezentare canonică și compactă a funcțiilor ce implică valori booleene și numere întregi
- diagrame de moment binare *BMD (binary moment diagrams)* sunt utilizate pentru a

reprezenta funcții numerice, în special pe cele care sunt întâlnite la verificarea circuitelor aritmetice

- diagrame de decizie multiplă *MDD's (multiple DD's)* utilizate pentru reprezentarea și manipularea funcțiilor multivalente
- diagrame de decizie binară partajate cu atribute pentru arce (*shared BDD's with attributed edges*) se bazează pe reprezentarea diagramelor de decizie binară izomorfe în mod unic în memorie, iar arcele pot fi marcate cu diverse atribute cum ar fi inversoare pentru intrări și ieșiri, și valori de decalare a variabilelor
- diagrame de decizie binară ordonate funcționale *OFDD's (ordered functional DD's)* sunt diagrame de decizie binară bazate pe dezvoltarea Reed-Muller (față de *OBDD* clasice care sunt diagrame de decizie binară bazate pe dezvoltarea Shannon)

5.7 Metode de reprezentare utilizând librăria GMP

Librăria GMP sau “big-numbers library” este o librărie distribuită în mod gratuit, parte a setului de proiecte sub licență GNU. Această librărie facilitează efectuarea operațiilor aritmetice cu precizie arbitrară, operațiile pe seturi de numere întregi, numere raționale, precum și operații cu numere în virgulă mobilă. Nu există o limită practică a preciziei utilizate decât cea implicată de disponibilul de memorie de pe mașina pe care este folosită librăria GMP. Librăria prezintă un set bogat de funcții matematice, precum și funcții care au o interfață clasică. Principalele aplicații ale librăriei GMP sunt cele legate de criptografie și cercetare, aplicații de securitate pe Internet, sisteme algebrice, cercetare algebrică computațională, etc. Viteza de execuție obținută prin utilizarea librăriei GMP pe parcursul rezolvării problemelor matematice complexe se datorează utilizării de cuvinte complete ca tip de bază aritmetic, prin utilizarea de algoritmi rapizi, care au înglobat cod de asamblare foarte optimizat pentru cele mai utilizate bucle de execuție, cu adaptări specifice pentru diverse tipuri de procesoare, precum și prin o atenție deosebită acordată optimizării algoritmilor care produc o creștere asimptotică a vitezei de execuție.

În această lucrare autorul a studiat și utilizat funcții de bază din librăria GMP pentru reprezentarea soluțiilor obținute în urma operațiilor efectuate asupra setului de automate finite, considerate ca mărimi de intrare. Reprezentarea datelor în memorie utilizând setul de funcții specifice din librăria GMP a permis autorului nu doar rezolvarea problemelor legate de complexitatea operațiilor care trebuiesc efectuate asupra automatelor de o complexitate foarte mare, dar și o reorientare a efortului de cercetare către direcția dorită, aceea de optimizare a procesului de sinteză a circuitelor complexe, și nu de a optimizare a reprezentării datelor în memoria internă a calculatorului.

De asemenea, prin optimalitatea funcțiilor utilizate în pachetul *fsmtool*, performanțele programului au crescut simțitor, acest lucru putând fi cu ușurință remarcat în cazul descompunerii automatelor finite cu peste 1.000 de stări, ceea ce a permis obținerea de rezultate foarte bune într-o perioadă de execuție rezonabilă pentru situații care în mod normal ar fi durat de câteva sute sau mii de ori mai mult în raport de timp per cantitate de rezultate obținute.

Capitolul 6

Modalități de sinteză a circuitelor digitale complexe

6.1 Minimizarea rețelelor logice

6.1.1 Necesitatea programelor de minimizare logică

Porțiunea dintr-un circuit integrat care implementează un set de funcții booleene de obicei deține un procentaj ridicat din suprafața acestuia. Din păcate, nu există încă o teorie generală care să fundamenteze margini mai reduse pentru aria totală a implementărilor logice în sistemele integrate atât proiectanților cât și programelor de automatizare a proiectării. De aceea, sarcina principală a programelor de optimizare trebuie să fie cea a alegerii circuitului cu cea mai convenabilă așezare geometrică, minimizând suprafața dar în același timp îndeplinind și multe alte condiții de timing, putere disipată, și utilizarea celulelor standard. Sunt utilizate numeroase abordări pentru diferitele tehnologii și tipuri de proiectare (celule standard, *RAM*, *PLA*, *FPGA*, poziționare geometrică *Weinberger*, arii de porți, etc). Există numeroase surse de non-optimalitate în specificațiile inițiale ale circuitelor logice. Dacă logica este creată din descrierea automatului, ea nu a fost minimizată de proiectant deloc. Dacă este specificată ca o descriere sursă, atunci ea poartă toate non-optimalitățile felului în care proiectantul și-a conceput ideea lui. Descrierea logicii în sistemele de proiectare integrată automatizată este rezultatul compilării hardware a unui sistem de nivel înalt sau al unui limbaj la nivel de transfer între regiștri. Această descriere de obicei nu este optimă și trebuie deci apoi optimizată cu transformări bazate pe algebra booleană mai întâi independente și apoi dependente de tehnologie. Prin urmare minimizarea logică este tot timpul o necesitate, în care se aplică diferite metode, în funcție de stadiul proiectării, scopul propus, și tehnologia de destinație. [8] În principiu sunt integrate 2 stagii în sistemele de optimizare logică: optimizare independentă de tehnologie, urmată de maparea din tehnologia generică în tehnologia dorită, și apoi optimizarea dependentă de tehnologie. Metodele de proiectare a circuitelor logice includ în principiu 2 categorii: proiectare bi-nivel, și proiectare multi-nivel. Circuitele bi-nivel sunt realizate de obicei cu circuite *PLA* și *FPGA*. [5]

6.1.2 Minimizarea circuitelor FPGA și a circuitelor bivalente

Circuitelele FPGA sunt utilizate în proiectare pentru a implementa partea logică a automatelelor sau blocuri de funcții combinaționale. Dacă nu sunt minimizate, ele pot deveni de dimensiuni extrem de mari, crește mult puterea disipată, și devin lente. Minimizarea logică constă în minimizarea numărului de termeni și uneori a numărului de variabile din termeni, pentru scăderea puterii consumate, siguranța și împachetare. Algoritmii booleeni de minimizare pentru circuite *PLA* și *FPGA* sunt optim sau aproximare. Primul poate fi folosit pentru maxim 14 variabile în cazul general, și până la 20 de variabile în majoritatea aplicațiilor industriale. Cel mai folosit program de aproximare, *Espresso*, a introdus un număr de idei noi teoretice și de implementare în universități și industrie. Optimizarea topologică include partiționare, și împachetare (*Hachtel*) pentru a reduce suprafața neutilizată din interiorul circuitului *PLA*. Prin împachetare se încearcă să se găsească o permutare de linii

și/sau coloane de planuri *AND* sau *OR* din cadrul circuitului, astfel încât cât mai multe din linii sau coloane să fie combinate (împachetate) într-o singură linie sau coloană. Au fost implementate numeroase arhitecturi, algoritmi de împachetare și metode de partiționare topologică la *Berkeley University*, *IBM* sau la alte firme și universități. Problemele parțiale importante legate de majoritatea operațiilor de sinteză bi-nivel sunt cele de complementare a funcțiilor booleene, și de recunoaștere și minimizare a funcțiilor unare (sume de produse a variabilelor ne-negate). [9] Deoarece operațiile pe șiruri de cuburi sunt relativ lente și sunt utilizate în mod repetat în proiectare, s-a propus realizarea de acceleratoare hardware dedicate pentru ele, cum ar fi acceleratoare specifice pentru verificarea tautologiilor logice, sau acceleratoare pentru rezolvarea problemelor combinaționale, bazate pe reducerea problemelor la probleme combinaționale generice precum colorarea grafului sau satisfiabilitate și implementarea lor în arhitecturi sistolice paralele.

6.1.3 Minimizarea circuitelor logice multivalente

Există un mare număr de stiluri de proiectare alternative posibile pentru logica multi-nivel [10]:

- logica domino-ului
- celule statice *CMOS*
- celule standard
- cascada de FPGA-uri
- asezări geometrice Weinberger
- arii logice programabile multinivel
- asezări geometrice speciale regulate, pentru funcții simetrice

În prezent programele de optimizare se realizează ținând cont de aceste abordări. Structura celor mai multe sisteme de sinteză este:

- programele de interfață convertesc descrierea limbajelor de proiectare de nivel înalt de la intrare din format funcțional, structural sau comportamental, în reprezentări interne a rețelelor logice
- se realizează optimizarea logică independentă de tehnologie, în care sunt reduse numărul de porți, numărul de ieșiri, și numărul de tranzistoare
- se realizează apoi optimizarea dependentă de tehnologie în care sunt realizate transformările logice aferente
- în final se generează optimizarea topologică cum ar fi împachetarea celulelor, împachetarea sîrmelor în reprezentarea geometrică Weinberger, etc, pentru a genera reprezentarea geometrică finală

Există 3 tipuri de abordări ale proiectării multi-nivel:

- optimizarea globală (*Silicon Compiler*)
- optimizare locală (*Logic Synthesis System -LSS*)
- combinații ale primelor 2 abordări

Optimizarea globală include descompunerea funcțiilor booleene. Algoritmii utilizați includ:

1. **extragerea** - subexpresiile comune sunt recunoscute și înlocuite cu o singură variabilă
2. **reducerea** - variabilele intermediare care nu sunt optimale sunt eliminate
3. **simplificarea** - o expresie logică booleană bi-nivel este minimizată utilizând algoritmi de minimizare logică
4. **descompunerea** - o funcție complexă, prea mare pentru a putea fi implementată într-o tehnologie standard, este factorizată și descompusă.

Rezultatul primului stadiu de compilare al programului de descriere comportamentală de nivel înalt este o rețea logică non-optimală. La acest nivel sunt posibile unele transformări

de optimizare a rețelei, care își mențin valoarea de adevăr pentru implementarea rețelei logice în orice tehnologie. Aceste transformări constau în general în eliminarea unor părți din rețea care nu influențează comportamentul, adică nu există nici un traseu de la ele către o ieșire a circuitului, și în reducerea numărului de intrări, conform regulilor algebrei booleene. Pot fi găsite părți ale rețelei care sunt neconectate la ieșiri, care sunt efectul indirect al unor transformări executate în etape anterioare ale implementării structurale. Faptul că apar aceste părți de rețea poate fi ori eroarea proiectantului, ori mai degrabă rezultatul unei specificații inițiale de nivel înalt. Este posibilă reducerea numărului de intrări ale porților, precum și numărul de porți logice în unele situații. Aceasta rezultă din valori constante de 0 sau 1 logic la intrările porților. Este de obicei efectul aplicării, la unele etape anterioare ale proiectării, a blocurilor standard precum registre, sumatoare, multiplexoare sau comparatoare, care au valori fixe la unele date de intrare. Spre exemplu operația unui sumator de a aduna o variabilă, cum ar fi o magistrală pe 4 biți, și o constantă, o secvență binară pe 4 biți, oferă posibilitatea de simplificare a sumatorului, care în rețeaua rezultată nu își va mai menține universalitatea de funcționare. Transformările aplicate pentru a minimiza aceste rețele se bazează pe reguli foarte simple a căror succesiune permite uneori reducerea substanțială a rețelei. Următoarele transformări optimizează rețeaua prin aplicarea unei abordări bazate pe reguli, care este de asemenea independentă de tehnologie. Un astfel de sistem a fost proiectat de către *IBM*.

Alt tip de abordare, care de obicei pornește de la un set de ecuații booleene, se bazează pe factorizare. Regulile de bază ale factorizării, precum $ab+ac = a(b+c)$, pot fi de obicei aplicate în multe locuri ale setului de expresii, iar aplicarea unei factorizări o perturbă pe cealaltă. Ideea este de a selecta factorizarea optimală pentru seturi mari de ecuații logice. Factorizarea este puternic legată de descompunere. Funcția ar trebui să fie prezentată ca o compunere a unor funcții, care posibil funcționează pe seturi disjuncte de variabile de intrare. Un astfel de algoritm de tip *Branch and Bound* de proiectare optimală de rețele multi-nivel cu porți *NAND* a fost implementat de către Davidson. O abordare modernă a descompunerii factorizării a fost introdusă de prof. Brayton, *Berkeley Univ.*, iar softul respectiv este implementat în prezent la *IBM*. În cazul acestui tip de descompunere, ambele componente primesc informații despre starea în care se află cealaltă componentă, prin urmare, ea se încadrează în categoria descompunerii generale a unui automat. S-a arătat de asemenea că această metoda poate fi folosită și ca ajutor pentru ghidarea etapei de codificare a stărilor unui automat. Pentru realizarea descompunerii prin factorizare se caută găsirea unor subgrafuri izomorfe de preferință având dimensiunile cât mai mari. Această metodă are și ea limitele ei date de faptul că funcția de cost se bazează pe reducerea numărului de stări sau arce ale grafului de fluentă. În cazul în care există mai mulți factori, va fi necesară o funcție de cost care să măsoare cu o cât mai mare acuratețe calitatea descompunerii obținute după etapa de factorizare. Rezultatele experimentale au demonstrat că în cazul în care există factori exacti de dimensiuni mari, ansamblul obținut în urma descompunerii va avea o complexitate redusă. Alte structuri speciale ale implementării funcțiilor logice sunt: circuite pe 3 nivele cu *NAND*-uri, arbori, cascade, și arii de porți logice programabile.

Teoria implicanților primi generalizați introdusă de *Devadas*, a fost aplicată în domeniul descompunerii automatelelor, astfel încât prin utilizarea lor se permite obținerea unui algoritm exact pentru realizarea descompunerii unui automat care să fie realizat dintr-un număr oarecare de componente și având o structură de interconectare oarecare. Algoritmul ia în considerare o funcție de cost care corespunde unei sume ponderate a numărului de termeni produs din componentele descompunerii atunci când acestea sunt codificate și minimizează pentru cazul bi-nivel. Se arată astfel că această funcție de cost este mai precisă în a prezice necesarul de elemente în cazul descrierii la nivel logic decât celelalte metode anterioare utilizate pentru descompunere [21].

6.2 Clasificarea procesului de sinteză

Procesul de sinteză a circuitelor complexe este o problemă de tip NP-complete. Clasificarea modelelor de sinteză se face prin o taxonomie a proceselor de sinteză a circuitelor. Sinteza poate fi văzută ca un set de transformări care se desfășoară între două etape. Se poate realiza o descriere a proceselor de sinteză la diferite nivele de modelare a circuitelor, după cum urmează:

➤ Sinteza la nivel arhitectural

Constă în generarea unui aspect structural al unui model la nivel arhitectural. Acest lucru presupune determinarea și atribuirea funcțiilor circuitului unor operatori, denumiți **resurse**, precum și interconectarea lor și calcularea timpului lor de execuție. Mai este denumită și sinteză de nivel înalt sau sinteză structurală, deoarece determină structura macroscopică, la nivel de bloc, a circuitului. Pentru a evita ambiguitățile este denumită sinteză arhitecturală. Un model comportamental la nivel arhitectural poate fi exprimat ca un set de operații și dependențe. Sinteza arhitecturală presupune identificarea resurselor hardware care pot implementa operațiile și maparea lor pe resurse. Cu alte cuvinte, sinteza definește un model structural al unei **căi de date**, ca o interconectare de resurse, și un model la nivel logic al unei **unități de control** care trimite semnalele de control către calea de date.

➤ Sinteza la nivel logic

Este procesul de generare al unui model structural al nivelului logic. Sinteza logică este procesul de manipulare a specificațiilor logice pentru a crea modele logice ca o interconexiune între primitivele logice. Prin urmare sinteza logică determină structura microscopică, la nivel de poartă, a circuitului. Procesul de transformare a modelului logic în o interconexiune de instanțe a celulelor de librărie este de obicei denumit mapare tehnologică. Un model la nivel logic al unui circuit poate fi dat de o diagrama a tranzițiilor de stări ale unei mașini cu stări finite, de o schemă a unui circuit sau de un model HDL echivalent. Poate fi specificat de către un proiectant sau sintetizat dintr-un model la nivel arhitectural. Procedeele de sinteză logica pot fi de diferite tipuri în funcție de natura circuitului, secvențiale sau combinational, și în funcție de reprezentare, diagrame de stări sau scheme bloc. Există multe configurații posibile ale unui circuit. Optimizarea joacă un rol major, în completare cu sinteza, în determinarea modelelor microscopice care trebuie implementate. Realizarea finală a procesului de sinteză logică este o reprezentare structurală completă, cum ar fi o listă de circuite la nivel de porți logice.[71]

➤ Sinteza la nivel geometric

Constă în crearea unui model fizic la nivel geometric. Atrage după sine specificarea tuturor structurilor geometrice definind în același timp planul fizic al circuitului precum și poziționarea lor. Este de obicei denumită proiectare la nivel fizic a planului circuitului. Nivelele planului sunt în corespondență cu maștile utilizate pentru proiectarea circuitelor. Prin urmare, proiectarea la nivel geometric este etapa finală a proiectării circuitelor. Proiectarea la nivel fizic depinde în mare măsură de metoda de proiectare utilizată. Pentru proiectarea de tip „custom”, proiectarea la nivel fizic este realizată cu ajutorul editoarelor de suprafețe de circuit. Acest lucru înseamnă că proiectantul renunță la utilizarea uneltelor de sinteză automată în favoarea unei căutări manuale a unei poziții geometrice optime a circuitului, denumită optimizare la mână. În cazul circuitelor prefabricate, proiectarea la nivel fizic este

realizată virtual, întrucât circuitele sunt deja fabricate înainte. În loc, personalizarea circuitului este realizată prin o mapare de memorie. Principalele sarcini ale proiectării la nivel fizic sunt **plasarea și legarea traseelor**, denumite de asemenea și **rutare**. **Generarea celulelor** este esențială în cazul particular al proiectării macro-celulelor, unde celulele sunt sintetizate și nu extrase dintr-o librărie.[125]

6.3 Optimizarea Circuitelor

Optimizarea circuitelor este de cele mai multe ori realizată concomitent cu sinteza. Optimizarea este motivată nu numai de necesitatea de a spori calitatea circuitelor, dar și de faptul că procesul de sinteză fără optimizare ar produce circuite necompetitive și prin urmare funcționarea lor ar fi destul de ineficientă. Optimizarea se poate face atât pentru reducerea suprafeței ocupate cât și pentru creșterea performanței și reducerea timpului de răspuns al circuitelor. Optimizarea suprafeței circuitelor este un domeniu vast care este măsurat prin suma suprafețelor componentelor circuitelor și prin urmare poate fi calculat dintr-o abordare structurală a circuitului, o dată ce suprafața și componentele sunt cunoscute. Calcularea ariei poate fi realizată ierarhic. Un model de nivel de abstractizare este descris în Fig 11.

Aspect Comportamental	Aspect Structural	Aspecte / Nivele
		Nivel Arhitectural
		Nivel Logic

Figura 11. Nivele de abstractizare și aspectele corespunzătoare

În mod uzual, componentele fundamentale ale circuitelor digitale sunt portile logice și regiștrii, ale căror suprafețe sunt cunoscute dinainte. Suprafața ocupată de conexiuni are un rol important și nu trebuie nicidecum neglijată. Poate fi derivată dintr-o abordare fizică completă, sau estimată dintr-o abordare structurală utilizând modele predictive sau statistice. Performanța circuitului ocupă un rol important, de aceea calcularea ei necesită o analiză a structurii și de cele mai multe ori a comportamentului circuitului.

În caz particular, performanța unui circuit logic combinațional este măsurată prin **întârzierea propagării** intrărilor și ieșirilor. În multe situații este realizată o prezumție de simplificare: toate intrările sunt disponibile în același timp și performanța se referă la întârzierea de pe parcursul **căii critice** a circuitului.

Performanța unui circuit sincron secvențial poate fi măsurată prin perioada sa de **ciclu secvențial**, cum ar fi perioada celui mai rapid tact de ceas care poate fi aplicat circuitului, cu notificarea că întârzierea de pe componenta combinațională a circuitului secvențial este mai mică decât perioada de secvențiere.

Atunci când este considerat un model la nivel arhitectural al unui circuit ca o secvență de operații, cu o implementare secvențială sincronă, o metodă de măsurare a performanței este **întârzierea circuitului**, în caz particular timpul de execuție al operațiilor. Întârzierea poate fi măsurată în termeni de frecvență de ceas sau tacturi. Prin urmare produsul dintre frecvența de ceas și întârzieri determină timpul de execuție per ansamblu. De multe ori, frecvența de ceas și întârzierile sunt optimizate independent, pentru a simplifica problema de optimizare precum și pentru a satisface alte constrângeri de proiectare, cum ar fi interfațarea cu alte circuite.

Circuitele sincrone pot implementa o secvență de operații printr-o metoda „pipeline”, în care circuitul realizează operații concurente pe seturi de date diferite. O măsură de performanță în plus este apoi rata în care datele sunt produse și consumate, denumită **capacitatea de prelucrare** a circuitului. Într-un circuit „non-pipeline” capacitatea de prelucrare este mai mică sau egală cu inversul produsului dintre frecvența de ceas și întârziere. Metoda „pipeline” permite unui circuit să-si mărească capacitatea de prelucrare peste această limită. Rata maximă de „pipeline” apare atunci când rata de prelucrare este inversul frecvenței de ceas, atunci când data este produsă și consumată la fiecare ciclu de ceas.

În acord cu aceste definiții și modele, optimizarea performanței constă în minimizarea întârzierilor pentru circuitele combinaționale, a frecvenței de ceas și a întârzierilor pentru circuitele secvențiale și maximizarea capacității de prelucrare a circuitelor de tip „pipeline”.

Posibilele implementări structurale diferite ale unui circuit definesc **spațiul de proiectare** al circuitului. Spațiul de proiectare este un set finit de puncte de proiectare, unde există funcții de evaluare pentru suprafață și performanță asociate cu fiecare punct de proiectare. Există de asemenea numeroase funcții de evaluare precum: suprafața, întârzierea, frecvența de ceas și capacitatea de prelucrare. Spațiul multidimensional definit de către aceste obiective se numește **spațiu de evaluare a proiectului**.

Optimizarea circuitului corespunde căutării celei mai bune soluții, cum ar fi o configurare a circuitului care optimizează toate obiectivele. Întrucât problema de optimizare implică **criterii multiple**, trebuie acordată o atenție specială definirii punctelor optimale. Un punct din spațiul de proiectare este denumit **punct Pareto** dacă nu există nici un punct în spațiul de proiectare cu cel puțin un obiectiv inferior, toate celelalte puncte fiind inferioare sau egale lui. Un punct Pareto corespunde unui optim global într-un spațiu de evaluare monodimensional. Pot exista mai multe puncte Pareto, care corespund implementării proiectelor care nu sunt dominate de altele, deci merită a fi luate în considerație. Imaginea punctelor Pareto în spațiul de evaluare a proiectului este setul de puncte de schimb optimale. Interpolarea lor produce o curbă sau suprafață de schimb. Optimizarea circuitului implică funcții obiectiv multiple. Problema de optimizare este dificil de rezolvat datorită naturii discontinue a funcțiilor obiectiv și a naturii discrete a spațiului de proiectare. În general, punctele Pareto sunt soluții pentru problemele de optimizare cu constrângeri. Spre exemplu, se impun constrângeri de întârziere pentru minimizarea suprafeței, respectiv constrângeri de suprafață pentru minimizarea timpului de răspuns. Din nefericire, datorită dificultăților apărute la problemele de optimizare, pot fi calculate doar aproximări ale punctelor Pareto.




Figura 12. Modele de circuite, sinteză și optimizare

In Fig. 12 sunt reprezentate schematic procesele de sinteză și de optimizare și relațiile lor cu modelele. Se presupune că specificațiile circuitelor sunt realizate cu modele HDL. Algoritmii de sinteză și de optimizare sunt descriși ca fiind bazați pe modele abstracte, dar care sunt destul de puternice ca să poată prelua informațiile esențiale din modelele HDL și să poată separa sinteza de specificațiile caracteristice limbajelor de descriere hardware. Exemple de modele abstracte care pot fi derivate din modelele HDL prin compilare sunt: secvențierea și grafurile de structuri de date reprezentând operații și dependențe, diagrame de tranziții de stare reprezentând comportament de automate finite și rețele logice reprezentând blocuri logice interconectate, care corespund porților și funcțiilor logice. [30]

6.4 Reprezentarea funcțiilor logice

Definiție: Fie $B = \{0, 1\}$. O **funcție logică complet specificată** f cu n intrări este o mapare $f: B^n \rightarrow B$. Fiecare element din domeniul B^n se denumește **minterm** al lui f , iar $f^1(1) = \{x \in B^n \mid f(x) = 1\}$ este **onset-ul** lui f , iar $f^1(0) = \{x \in B^n \mid f(x) = 0\}$ este **offset-ul** lui f . Fiecare element din $\{0, 1\}^n$ este o muchie.

Definiție: O **funcție logică incomplet specificată** f cu n intrări este o mapare $f: \{0, 1, *\} \rightarrow B^n$. $f^1(*) = \{x \in B^n \mid f(x) = *\}$ este **setul de indiferență** (don't care) al lui f .

Definiție: Un **literal** este o variabilă sau complementul acesteia. Un **cub** sau un **termen produs** este un produs sau o conjuncție de unul sau mai mulți literalii astfel încât dacă x apare în produs, atunci x' nu poate apărea, și viceversa. Un literal a sau a' reprezintă setul tuturor mintermilor pentru care variabila a ia valoarea 1 sau 0. Un cub reprezintă intersecția setului de mintermi reprezentați de toți literalii din el. Dacă într-un cub este prezentă o variabilă și complementul său, atunci cubul devine identic 0. O **acoperire** F este un set de cuburi și este interpretat ca o sumă booleană a elementelor sale.

Definiție: **Distanța Hamming** dintre 2 cuburi c' și c'' , notată prin $d(c', c'')$, este cardinalitatea setului de variabile x_i astfel încât ori $x_i \in c'$ și $\bar{x}_i \in c''$ sau $\bar{x}_i \in c'$ și $x_i \in c''$.

Intersecția a două cuburi c' și c'' , este definită doar dacă $d(c', c'') = 0$ și $\exists c''' = c' \cup c''$. Este denumită intersecție deoarece acoperă intersecția setului de noduri acoperite de c' și c'' . Spre exemplu, intersecția dintre $\bar{a}b$ și $a\bar{c}$ este $\bar{a}b\bar{c}$. Intersecția unei acoperiri F cu un cub c' este un set al tuturor intersecțiilor lui $c' \in F$ astfel încât $d(c', c_i) = 0$ cu c' .

Un cub este un **implicant**, sau **termen produs**, al unei funcții logice f dacă nu acoperă nici un vîrf off-set din f . O acoperire **on-set** F a unei funcții logice f este un set de cuburi astfel încât fiecare cub din F este un implicant al lui f și fiecare vîrf on-set din f este acoperit de către cel puțin un cub din F . O acoperire **off-set** R a unei funcții logice f este o acoperire a complementului lui f . Fiecare acoperire F corespunde unei funcții logice unice complet specificate, notată cu $B(F)$. O funcție logică poate avea multe acoperiri.

O acoperire este interpretată ca o sumă booleană a elementelor proprii, deci poate fi văzută și ca o implementare sumă de produse bivalentă a funcției complet specificate $B(F)$.

Un implicant din f este **implicant prim** dacă nu este acoperit de către orice alt singur implicant al lui f . Un cub c' este o acoperire on-set F a unei funcții logice f care poate fi expandată împotriva off-set-ului lui f prin eliminarea literalilor din el în timp ce nu acoperă orice vîrf off-set. Rezultatul **expansiunii** nu este unic, dar este totdeauna un implicant prim din f . O acoperire F este **redundantă** dacă un anumit cub din ea este redundant, altfel este **iredundantă**. Într-o acoperire primă și iredundantă F fiecare cub are cel puțin un vîrf relativ esențial care este un vîrf on-set care nu este acoperit de nici un alt cub din F .

Cofactorul f_{x_i} al unei funcții logice f care depinde de literalul x_i este funcția logică obținută prin evaluarea lui f la $x_i = 1$. În mod similar, \bar{f}_{x_i} este obținut prin evaluarea lui f la $x_i = 0$. Cofactorul lui f are următoarea proprietate pentru fiecare variabilă x_i :

$$f = x_i \times f_{x_i} + \bar{x}_i \times \bar{f}_{x_i} \quad (\text{descompunerea Shannon})$$

Cofactorul c_x al unui cub c în funcție de literalul x_i este nedefinit dacă $\overline{x_i} \in c$ sau $c - \{x_i\}$ în caz contrar. Cofactorul F_{x_i} al unei acoperiri F în funcție de literalul x_i este setul de cuburi din F pentru care cofactorul care depinde de x_i este definit, cofactorizat în funcție de x_i .

Dacă F este o acoperire a unei funcții logice f , atunci $B(F_{x_i}) = f_{x_i}$.

O funcție logică f este **monoton crescătoare** pentru o variabilă x_i dacă $f(x_i = 0, \beta) = 1 \Rightarrow f(x_i = 1, \beta) = 1$ pentru $\forall \beta \in \{0,1\}^{n-1}$, astfel dacă se mărește valoarea variabilei x_i de la 0 la 1, nu va scădea niciodată valoarea lui f de la 1 la 0. În mod similar, o funcție logică este **monoton descrescătoare** pentru o variabilă x_i dacă $f(x_i = 1, \beta) = 0 \Rightarrow f(x_i = 0, \beta) = 0$ pentru $\forall \beta \in \{0,1\}^{n-1}$. O funcție logică este **unară** pentru variabilă x_i dacă este monoton crescătoare sau monoton descrescătoare în x_i . Altfel, funcția f este **binară** în x_i . O acoperire F este unară pentru o variabilă x_i , dacă variabilă x_i apare doar în o singură fază (x_i sau $\overline{x_i}$) în cuburile sale (respectiv monoton crescătoare sau monoton descrescătoare). O funcție unară are o acoperire unică primă și iredundantă, care este setul tuturor implicanților săi primi. Mai mult, dacă F este o acoperire unară a lui f , atunci f este o funcție unară.

Definiție: O **sumă de produse** (SP) este o sumă booleană sau o disjuncție de cuburi. O sumă de produse reprezintă uniunea setului de mintermi reprezentați de cuburile din el.

Definiție: O formă factorizată este definită recursiv după cum urmează:

- un literal este o formă factorizată
- suma a două forme factorizate este o formă factorizată,
- produsul a două forme factorizate este o formă factorizată.

Definiție: O funcție logică f cu n intrări și k ieșiri este o mapare $f: B^n \rightarrow B^k$.

Definiție: O rețea booleană N este o reprezentare a unei funcții logice cu ieșiri multiple. Este un graf aciclic orientat, intrări primare $PI(N)$, ieșiri primare $PO(N)$ și noduri interne intermediare $IN(N)$.

Intrările primare nu au arce de intrare iar **ieșirile primare** nu au arce de ieșire. Y_i este o variabilă asociată fiecărui **nod intern** i iar f_i este reprezentarea unei funcții logice. Partea logică a fiecărui nod este reținută de obicei sub formă de suma de produse. Există un arc de la nodul i la nodul j din graf, dacă în reprezentarea lui f_{ij} folosește explicit y_i sau y_i' . În acest caz i se numește **fanin**-ul lui j , iar j este **fanout**-ul lui i . Setul fanin-urilor unui nod i este denumit $FI(i)$, iar setul fanout-urilor $FO(i)$. Dacă există o cale de la nodul i la nodul j atunci, se spune ca nodul i este un **fanin tranzitiv** al lui j , iar j este un **fanout tranzitiv** al lui i . Setul fanin-urilor tranzitive ale unui nod i este denumit $TFI(i)$, iar fanout-ul său tranzitiv este denumit $TFO(i)$. Rețeaua condusă de nodul i este setul de arce de tipul $(i, f^{\theta}), f^{\theta} \in FO(i)$, și se numește **net** i . În Fig. 13 este reprezentată o rețea booleană cu 4 intrări primare a, b, c, d , o ieșire primară z , și nodurile interne p, q, r .

O variabilă multi-valentă este o variabilă v_i care poate lua orice valoare dintr-un set finit S_i . O funcție logică multi-valentă din un set de n variabile multi-valente v_i este o mapare din produsul cartezian al lui S_i în $\{0,1\}$. Proprietățile funcțiilor logice ordinare (unde $S_i = \{0,1\}$ pentru tot i) pot fi direct extinse la funcții logice ale variabilelor multi-valente.




Figura.13 Rețea Booleană

6.5 Sinteza funcțiilor logice

Este procesul de citire a unei descrieri de nivel înalt a unui circuit și de generare a unei implementări a circuitului în termeni de porți logice. Sinteza se realizează pentru o funcție obiectiv precum minimizarea ariei sau întârziere. Deoarece este un proces complex se împarte de obicei în 2 faze: optimizarea independentă de tehnologie urmată de optimizarea dependentă de tehnologie. Optimizarea logică independentă de tehnologie încearcă să genereze o reprezentare abstractă optimală a circuitului în funcție de de funcția obiectiv. Cea mai folosită reprezentare a circuitului este cea de rețea booleană și cea mai folosită măsură este numărul de literali ai rețelei în formă factorizată, care este suma tuturor nodurilor interne ale rețelei de literali din reprezentarea în forma factorizată a fiecărui nod. Faza dependentă de tehnologie încearcă să implementeze rețeaua booleană optimizată utilizând o librărie de porți logice predefinite în timp ce optimizează funcția obiectiv.

6.5.1 Optimizarea logică independentă de tehnologie

Principalul obiectiv în aceasta fază este de a găsi subfuncții care pot fi utilizate în comun de funcții multiple din nodurile booleene. Operația de bază în generarea subfuncțiilor este operația de **diviziune**.

Definiție: O **expresie algebrică** este o reprezentare sub formă de sumă de produse a unei funcții logice care este minimală în raport cu conținutul cubului singular (*SCC*), adică nici un cub nu este conținut în expresia altui cub.

Definiție: Produsul a 2 expresii algebrice f și g , fg este o sumă $\sum c_i d_j$, unde $\{c_i\} = f$, $\{d_j\} = g$, realizată iredundant în raport cu *SCC*, de exemplu $ab + a = a$. Dacă f și g au suport disjunct, atunci este un produs algebric. Altfel este un produs boolean.

Definiție: Fiind date 2 funcții f și g , o operație de **diviziune** generează un cât q și un rest r astfel încât $f = gq + r$. Dacă gq este un produs algebric, atunci este denumit **diviziune algebrică**. Altfel este o **diviziune booleană**.

Deși diviziunea booleană este mai puternică, în sensul că poate genera mai puțini literalii decât o diviziune algebrică în expresia $gq + r$, ea este totuși mai dificil de obținut din punct de vedere computațional. Din aceste motive, în optimizarea logică, este utilizată de obicei diviziunea algebrică.

Definiție: Fiind date 2 expresii algebrice f și g , o diviziune f/g este denumită **diviziune slabă**, dacă în expresia $f = gq + r$:

- gq este algebrică
- r are cât mai puține cuburi posibile

Dacă n este numărul de termeni produs în f și g , atunci diviziunea slabă poate fi realizată în $O(n \log n)$.

Definiție: O expresie este liberă de cuburi (**cube-free**) dacă nici un cub nu divide expresia exact. Spre exemplu, $ab + c$ este liberă de cuburi, în timp ce $ab + ac$ și abc nu sunt. Conform definiției, o expresie liberă de cuburi trebuie să aibă mai mult de un singur cub deoarece un literal dintr-un cub divide cubul exact.

Definiție: **Divizorii primari** ai unei expresii f sunt setul de expresii $D\{f\} = \{f/c \mid c \text{ este cub}\}$.

Definiție: **Kernel-urile** unei expresii f sunt setul de expresii $K\{f\} = \{g \mid g \in D(f) \text{ iar } g \text{ este liberă de cuburi}\}$.

Definiție: Un cub c utilizat pentru a obține kernel-ul $k = f/c$ este denumit **co-kernel** al lui k , iar cu $C(F)$ se notează setul de co-kernel-uri ale lui f .

Diviziunea este folosită ca operație de bază în operațiile de optimizare logică în rețele booleene care includ descompunere, extracție, resubstituție și eliminare. Descompunerea este operația logică care exprimă o funcție logică dată sub forma de subfuncții mai simple. Un nod asociat cu fiecare subfuncție este adăugat în rețeaua booleană doar dacă nu există în prealabil. De exemplu, funcția

$$f = abc + abd + \overline{acd} + \overline{bcd}$$

poate fi descompusă în:

$$\begin{aligned} f &= xy + \overline{xy} \\ x &= ab \\ y &= c + d \end{aligned}$$

unde x și y sunt adăugați ca noduri noi dacă nu există deja noduri cu aceeași funcție.

Extracția este definită ca operația care identifică subexpresiile comune din diferite funcții logice în rețeaua booleană. Nodurile asociate cu subexpresiile sunt create doar dacă ele nu există deja. Spre exemplu, după ce se extrag f , g și h de mai jos

$$\begin{aligned}
 f &= (a + c)cd + e \\
 g &= (a + b)e \\
 h &= cde
 \end{aligned}$$

se obține

$$\begin{aligned}
 f &= xy + e \\
 g &= xe \\
 h &= ye \\
 x &= a + b \\
 y &= cd
 \end{aligned}$$

unde x și y sunt adăugați ca noduri noi dacă este necesar. Resubstituția este operația care re-exprimă o funcție f în funcție de altă funcție g , unde ambele funcții deja există în rețeaua booleană. Spre exemplu dacă

$$\begin{aligned}
 g &= a + b \\
 f &= ac + bc
 \end{aligned}$$

după resubstituția lui g în f se obține

$$f = gc$$

Eliminând o funcție g în f este operația logică care re-exprimă o funcție f fără a utiliza în mod explicit funcția g . Ca rezultat, nodul boolean g este eliminat din fanin-ul funcției f . Deși la prima vedere, eliminarea pare să intre în contradicție cu alte operații logice, ea este special introdusă cu scopul de a obține o optimizare independentă de tehnologie în afara minimului local. Operațiile logice descrise sunt utilizate pentru a restructura rețeaua booleană. O altă operație care minimizează funcția logică stocată în fiecare nod boolean este denumită **simplificare** sau **minimizarea nodurilor**, și utilizează tehnicile de minimizare logică binivel aplicate fiecărui nod. Oricum, nodurile nu sunt minimizezate independent unul de celalalt deoarece este necesară o anumită flexibilitate, care există datorită faptului că fanin-urile unui nod boolean n sunt legate unul de celălalt de către nodurile rețelei din fanin-ul tranzitiv al lui n . Prin urmare fanin-urile nu pot fi libere să ia orice combinație de valori. Setul de combinații de valori, pe care nu le pot avea fanin-urile lui n , formează *indiferențele de satifiabilitate (SDC)* ale lui n . De asemenea, pentru unele combinații de valori pe care le iau intrările primare, valoarea evaluată la nodul n poate să nu fie observată la ieșirile primare. Cu alte cuvinte ieșirile primare rămân neschimbate după schimbarea valorii din nodul n . Acest set de combinații de valori este denumit *indiferențele de observabilitate (ODC)* ale lui n . În plus, circuitul sintetizat este de obicei doar un modul dintr-un sistem. Pentru unele combinații de valori pe care le iau ieșirile primare, comportamentul sistemului rămâne neschimbat. Acest set de combinații de valori este denumit *indiferențe externe (XDC)*. Setul tuturor *SDC*-urilor și *ODC*-urilor unui nod este de obicei larg și nu poate fi calculat eficient. În acest caz un subset corespunzător ambelor subseturi *SDC* și *ODC*, împreună cu *XDC*, este utilizat ca valori indiferente în minimizarea logică binivel a nodurilor. După restructurare și simplificare, rețeaua booleană este optimizată iar pasul următor este faza dependentă de tehnologie, care mai este denumită și faza de mapare.

Exemplu: Pentru sinteza logică a unui automat finit, se consideră automatul generat aleator cu programul **genfsm**. Descrierea sa internă este reprezentată prin tabela sa de tranziții (STT), în format kiss după cum se poate observa în Fig. 14, sau prin graful de tranziții (STG) din Fig.15 [57]

00	s0	s1	00
01	s0	s3	00
10	s0	s1	00
11	s0	s6	01
00	s1	s3	00
01	s1	s0	00
10	s1	s7	00
11	s1	s4	01
00	s2	s0	11
01	s2	s5	00
10	s2	s0	01
11	s2	s1	10
00	s3	s7	11
01	s3	s7	10
10	s3	s2	10
11	s3	s6	11
00	s4	s0	01
01	s4	s5	11
10	s4	s2	00
11	s4	s1	00
00	s5	s4	01
01	s5	s3	00
10	s5	s7	11
11	s5	s7	00
00	s6	s7	11
01	s6	s5	10
10	s6	s5	00
11	s6	s6	11
00	s7	s1	00
01	s7	s4	11
10	s7	s7	01
11	s7	s2	01

Figura 14. Reprezentarea prin STT a automatului




Figura 15. Reprezentarea prin STG a automatului

De asemenea în tabelul 5 este reprezentată tabela de tranziții a automatului sub forma:

Tabelul 5. Reprezentarea prin STT a automatului

Q \ x_1x_0	$Q_{n+1}/(z_1z_0)_n$			
	00	01	11	10
s0 = 000	s1/00	s3/00	s6/01	s1/00
s1 = 001	s3/00	s0/00	s4/01	s7/00
s2 = 010	s0/11	s5/00	s1/10	s0/01
s3 = 011	s7/11	s7/10	s6/11	s2/10
s4 = 100	s0/01	s5/11	s1/00	s2/00
s5 = 101	s4/01	s3/00	s7/00	s7/11
s6 = 110	s7/11	s5/10	s6/11	s5/00
s7 = 111	s1/00	s4/11	s2/01	s7/01

În tabelul 6 se calculează ieșirile automatului și stările interne la pasul următor

Tabelul 6. Reprezentarea prin STT a stărilor interne și a ieșirilor

$(x_1x_0)_n$ \ $(y_1y_0)_n$	$(y_2y_1y_0)_{n+1}$				$(z_1z_0)_n$			
	00	01	11	10	00	01	11	10
s0 = 000	001	010	101	001	00	00	01	00
s1 = 001	010	000	110	100	00	00	01	00
s2 = 011	000	111	001	000	11	00	10	01
s3 = 010	100	100	101	011	11	10	11	10
s4 = 110	000	111	001	011	01	11	00	00
s5 = 111	110	010	100	100	01	00	00	11
s6 = 101	100	111	101	111	11	10	11	00
s7 = 100	001	110	011	100	00	11	01	01

Se realizează în continuare pentru fiecare variabilă de stare și de ieșire în parte, optimizarea Veigh-Karnaugh pentru implementarea cu bistabile de tip "D":

$(x_1x_0)_n$ \ $(y_2y_1y_0)_n$	$(y_2)_{n+1}$				$(y_1)_{n+1}$				$(y_0)_{n+1}$			
	00	01	11	10	00	01	11	10	00	01	11	10
000	0	0	1	0	0	1	0	0	1	0	1	1
001	0	0	1	1	1	0	1	0	0	0	0	0
011	0	1	0	0	0	1	0	0	0	1	1	0
010	1	1	1	0	0	0	0	1	0	0	1	1
110	0	1	0	0	0	1	0	1	0	1	1	1
111	1	0	1	1	1	1	0	0	0	0	0	0
101	1	1	1	1	0	1	0	1	0	1	1	1
100	0	1	0	1	0	1	1	0	1	0	1	0

Tabelul 7. Reprezentarea prin STT a valorii stărilor următoare

$(x_1x_0)_n$ / $(y_2y_1y_0)_n$	z_1				z_0			
	00	01	11	10	00	01	11	10
000	0	0	0	0	0	0	1	0
001	0	0	0	0	0	0	1	0
011	1	0	1	0	1	0	0	1
010	1	1	1	1	1	0	1	0
110	0	1	0	0	1	1	0	0
111	0	0	0	1	1	0	0	1
101	1	1	1	0	1	0	1	0
100	0	1	0	0	0	1	1	1

Tabelul 8. Reprezentarea prin STT a valorii ieșirilor

După ce se realizează optimizarea prin metoda clasică Veigh-Karnaugh se obțin următoarele ecuații pentru ieșiri și pentru stările următoare:

$$(y_2)_{n+1} = y_2 \bar{y}_1 y_0 + y_2 y_0 x_1 + \bar{y}_1 y_0 x_1 + y_2 y_1 x_1 x_0 + y_2 y_1 y_0 x_1 + y_2 y_1 y_0 x_0 + y_2 y_1 x_1 x_0 + y_1 y_0 x_1 x_0 + y_2 y_0 \bar{x}_1 x_0 + y_2 \bar{y}_1 \bar{x}_1 x_0 + y_2 \bar{y}_1 x_1 \bar{x}_0$$

$$(y_1)_{n+1} = y_2 \bar{x}_1 x_0 + \bar{y}_1 y_0 \bar{x}_1 x_0 + y_2 y_1 y_0 \bar{x}_1 + y_2 y_1 y_0 x_0 + y_1 y_0 x_1 \bar{x}_0 + y_2 y_1 y_0 \bar{x}_1 x_0 + y_2 y_1 y_0 x_1 x_0 + y_2 y_1 y_0 \bar{x}_1 x_0 + y_2 \bar{y}_1 y_0 x_1 \bar{x}_0$$

$$(y_0)_{n+1} = y_1 \bar{y}_0 x_1 + \bar{y}_1 y_0 \bar{x}_1 x_0 + y_2 y_1 y_0 x_1 + y_2 y_1 y_0 x_0 + y_2 y_1 y_0 x_0 + y_2 \bar{y}_1 y_0 x_0 + y_2 \bar{y}_1 y_0 x_1 + y_2 \bar{y}_1 x_1 x_0$$

$$(z_1) = \bar{y}_2 y_1 \bar{y}_0 + \bar{y}_2 y_1 x_1 \bar{x}_0 + y_1 y_0 \bar{x}_1 x_0 + \bar{y}_2 y_1 x_1 x_0 + y_2 \bar{y}_1 y_0 \bar{x}_1 + y_2 \bar{y}_1 y_0 x_0 + y_2 \bar{y}_1 x_1 x_0 + y_2 y_1 y_0 x_1 \bar{x}_0$$

$$(z_0) = y_1 \bar{x}_1 \bar{x}_0 + \bar{y}_1 x_1 x_0 + \bar{y}_2 y_1 y_0 \bar{x}_0 + y_2 y_1 y_0 \bar{x}_0 + y_2 y_1 y_0 \bar{x}_1 + y_2 y_0 \bar{x}_1 \bar{x}_0 + y_2 \bar{y}_1 y_0 x_0 + y_2 \bar{y}_1 y_0 x_1 + y_2 y_1 y_0 x_1 x_0$$

După sinteza ecuațiilor obținute se realizează implementarea la nivel RTL din Fig. 16.




Figura 16. Implementarea fizică la nivel RTL a automatului

6.5.2 Optimizarea logică dependentă de tehnologie

Rețeaua booleană optimizată trebuie implementată utilizând un set de porți logice predefinite, proiectate și caracterizate cu atenție într-un pas anterior. Acest set de porți este referit ca o **librărie de porți logice**. Fiecare poartă are un cost care reprezintă suprafața sau întârzierea sa. Prin urmare, costul poate fi calculat atunci când o poartă considerată se potrivește cu un set de noduri în rețeaua booleană. Pentru a reduce complexitatea procesului de mapare a nodurilor cu un număr arbitrar de fanin-uri în porțile din librărie, rețeaua booleană este mai întâi descompusă în porți logice fundamentale precum porți *NAND*, *NOR*, sau inversoare. Rețeaua booleană descompusă este denumită **graf de expunere**. Acest pas este de cele mai multe ori denumit **descompunere tehnologică**. Fiecare poartă din librărie este reprezentată ca o rețea booleană, unde fiecare nod este de asemenea reprezentat în funcție de câteva porți logice fundamentale. Grafurile acestor porți sunt denumite **grafuri șablon**. O acoperire a grafului de expunere este o colecție de grafuri șablon astfel încât fiecare nod din graful de expunere este conținut în unul sau mai multe grafuri șablon. Acoperirea este constrânsă în așa fel încât fiecare ieșire primară este o ieșire a grafului de expunere, și fiecare intrare necesară pentru un graf șablon este o intrare sau ieșire primară a altui graf șablon din acoperire. Găsirea unei acoperiri în graful de expunere este de obicei denumită **mapare tehnologică**. Problema mapării tehnologice este NP-completă, ceea ce înseamnă că sunt utilizate metode euristice de a rezolva problema. Cele mai folosite metode euristice partiționează graful de expunere în arbori și este utilizată apoi o abordare dinamică pentru a găsi maparea optimală.

6.6 Optimizarea logică secvențială

Optimizarea logica secventiala a constituit subiectul unui studiu intensiv pe parcursul mai multor decenii de cercetare. Circuitele secventiale pot fi specificate prin modele de limbaje HDL sau sintetizate prin intermediul tehnologiilor VLSI. In ambele cazuri, circuitul secvential poate prezenta un aspect comportamental sau unul structural, sau o combine din ele. Circuitele sincrone secventiale sunt de cele mai multe ori modelate de o componenta de circuit combinational si registri, dupa cum se poate observa din Fig. 17.




Figura 17. Diagrama bloc a implementării unui automat finit

Dacă comportamentul circuitelor logice combinaționale poate fi exprimat cu ajutorul funcțiilor logice, comportamentul circuitelor secvențiale poate fi prelucrat prin trasarea secvențelor de intrare-ieșire. O modalitate convenabilă de a exprima comportamentul circuitului este prin intermediul modelelor automatelor finite, cum ar fi diagramele de tranziție, din Fig 15. Reprezentările pe baza diagramelor de tranziție sunt la nivel comportamental.




Figura 18. Modele de circuite secvențiale: (a) diagrama de tranziție; (b) rețea logică sincronă

Metodele clasice de optimizare secvențială utilizează diagrame de tranziție sau tabele de tranziție. În timp ce au fost propuse o multitudine de tehnologii de optimizare, această reprezentare a automatelor finite duce lipsa unei corelări directe între manipularea stărilor și suprafața corespunzătoare ocupată și respectiv între variațiile de timp sau întârzieri. În general, tehnologiile de optimizare au scopul de a reduce în complexitate modelul care corelează reducerea suprafeței, dar nu realizează bine îmbunătățirea performanței.

O metodă de reprezentare alternativă a comportamentului circuitului se poate realiza prin intermediul expresiilor logice în termeni de variabile temporale. În cazul circuitelor combinaționale, este de cele mai multe ori convenabil de a exprima comportamentul de intrare/ieșire prin intermediul unui set de expresii locale cu dependențe mutuale. Acest lucru conduce la reprezentarea circuitului în termeni de **rețele logice sincrone** care exprimă interconectarea modulelor combinaționale și regiștrilor, după cum se poate obs. în Fig. 18 (b). Rețelele logice sincrone prezintă un comportament structural atunci când modulele combinaționale corespund porților logice. Ele sunt aspecte hibride structurale/comportamentale ale circuitului atunci când modulele sunt asociate cu funcții logice. Unii algoritmi de optimizare recenți pentru circuitele secvențiale utilizează reprezentarea rețelelor de porți logice pentru retiming. În acest caz există o corelație directă între transformările circuitului și îmbunătățirea suprafeței sau a performanțelor acestuia.

Diagramele de tranziții de stări pot fi transformate în rețele logice sincrone prin **codificarea stărilor** și pot fi extrase din rețelele logice sincrone prin **extragerea stărilor**. Codificarea stărilor definește reprezentarea stărilor în termeni de variabile de stare, astfel permițând descrierea în termeni de rețele. Codurile stărilor neutilizate sunt condiții de **indiferență** care pot fi utilizate pentru optimizarea rețelei. Principalul scop în extragerea stărilor este determinarea stărilor valide (cele vizibile după starea de reset) dintre acele identificate de către toate atributele de polaritate ale variabilelor de stare. Proiectarea sistemelor prin optimizarea secvențială îmbunătățește metodele de optimizare în ambele domenii de reprezentare.

6.7 Minimizarea stărilor

Problema minimizării stărilor presupune reducerea numărului de stări ale automatelor. Acest lucru conduce la reducerea mărimii grafului de tranziție. Reducerea stărilor poate fi corelată cu reducerea numărului de elemente de memorie. Atunci când stările sunt codificate cu un număr minim de biți, numărul de regiștri este dat de \log_2 din numărul de stări. Reducerea stărilor presupune de asemenea o reducere a numărului de tranziții, rezultând o reducere a porților logice. Minimizarea stărilor poate fi definită informativ ca o derivare a unui automat finit către unul cu un comportament similar care prezintă un număr minim de stări.[63]

6.7.1 Minimizarea stărilor pentru automate finite complet specificate

Atunci când sunt considerate automate complet specificate, funcția de tranziție δ și funcția de ieșire λ sunt specificate pentru fiecare pereche (intrare, stare) în $X \times S$. Două stări sunt echivalente dacă secvența de ieșire a automatului finit inițializat pentru cele două stări coincide pentru orice secvență de intrare. Echivalența este verificată prin utilizarea rezultatelor teoremei următoare:

Teoremă: Două stări ale unei mașini finite sunt echivalente dacă și numai dacă, pentru orice intrare, ele au ieșiri identice și stările următoare corespunzătoare sunt echivalente.

Întrucât echivalența este simetrică, reflexivă și tranzitivă, stările pot fi partiționate în clase de echivalență. O astfel de partiție este unic identificată. O implementare a unui automat finit cu un număr minim de stări este aceea în care fiecare stare reprezintă doar o singură clasă, sau echivalent unde există doar câte o stare în fiecare clasă. Minimizarea numărului de stări ale unei mașini complet specificate presupune în acest caz calcularea claselor de echivalență. Acestea pot fi derivate printr-un rafinament iterativ al unei partiții din setul de stări. Fie Π_i , $i = 1, 2, \dots, n_s$, care denotă partițiile. Pentru început, blocurile partiției Π_1 conțin stări ale căror ieșiri sunt identice pentru fiecare intrare, adică satisfac condiția de echivalență. Apoi blocurile de partiții sunt rafinate iterativ prin împărțiri succesive cu condiția ca toate stările din orice bloc Π_{i+1} au stările următoare în același bloc al lui Π_i pentru orice intrare posibilă. Atunci când iterația converge, spre exemplu $\Pi_{i+1} = \Pi_i$ pentru o anumite valoare a lui i , blocurile corespunzătoare sunt clasele de echivalență căutate. Convergența este întotdeauna obținută în cel mult n_s iterații. În cazul limită în care sunt necesare n_s iterații, obținem o partiție unitate, unde toate blocurile au câte o stare fiecare. Complexitatea algoritmului este $O(n_s^2)$.




Figura 19. Diagrama de stări. Tabelul de stări

Pentru exemplul reprezentat în Fig. 19, setul de stări poate fi partiționat mai întâi în funcție de valoarea ieșirilor după cum urmează:

$$\Pi_1 = \{\{s_1, s_2\}, \{s_3, s_4\}, \{s_5\}\}$$

Apoi este verificat fiecare bloc din Π_1 pentru a putea observa dacă stările următoare corespunzătoare sunt într-un singur bloc din Π_1 pentru orice intrare. Următoarele stări din s_1 și s_2 sunt identice. Următoarele stări din s_3 și s_4 sunt în blocuri diferite. Prin urmare, blocul $\{s_3, s_4\}$ trebuie spart, iar partiția Π_1 va deveni de forma:

$$\Pi_1 = \{\{s_1, s_2\}, \{s_3\}, \{s_4\}, \{s_5\}\}$$

Atunci când se verifică blocurile din nou, se găsește că nu mai există nici un rafinament posibil, întrucât stările următoare din s_1 și s_2 sunt identice. Prin urmare există patru clase de stări compatibile. Se denotă $\{s_1, s_2\}$ ca s_{12} în tabelul și diagrama minimală din Fig. 20:




Figura 20. Diagrama de tranziție minimală. Tabela de tranziție minimală

În metoda descrisă anterior, rafinarea partițiilor este realizată prin căutarea tranzițiilor stărilor aparținând blocului luând în considerare celalte stări. *Hopcroft* a sugerat o metodă de rafinare a partițiilor în care sunt prelucrate tranzițiile din stările blocului considerat. Fie un bloc al unei partiții $A \in \Pi_i$ și, pentru fiecare intrare, subșetul de stări ale căror stări următoare sunt din A , care sunt notate cu P . Atunci orice bloc $B \in \Pi_i$ este considerat echivalent cu A dacă ori $B \subseteq P$ sau $B \cap P = \emptyset$. Dacă nici una din aceste condiții nu este satisfăcută, blocul B este împărțit în $B' = B \cap P$ și $B'' = B - B \cap P$, iar cei doi împărțitori devin parte a lui Π_{i+1} . Dacă nici un bloc nu necesită o împărțire, atunci partiția definește o clasă de stări echivalente.

Exemplu: Fie tabelul din Fig. 20. Setul de stări poate fi partiționat mai întâi în funcție de ieșiri, la fel ca în cazul anterior:

$$\Pi_1 = \{\{s_1, s_2\}, \{s_3, s_4\}, \{s_5\}\}$$

Apoi este verificat fiecare bloc din Π_1 . Fie $A = \{s_5\}$ și intrarea 1. Stările ale căror stare următoare este s_5 sunt setul $P = \{s_1, s_2, s_4\}$, care este un subset al setului P și nu necesită împărțiri următoare. Blocul $B = \{s_3, s_4\}$ nu este un subset din P și $B \cap P = \{s_4\}$. Prin urmare blocul este spart ca $\{\{s_3\}, \{s_4\}\}$, cu structura următoare, care definește 4 clase de stări echivalente:

$$\Pi_I = \{\{s_1, s_2\}, \{s_3\}, \{s_4\}, \{s_5\}\}$$

Observație: Metoda Hopcroft este importantă întrucît are un comportament asimptotic îmbunătățit. Este de notat faptul că atunci cînd un bloc este considerat că împarte pe celelalte, nu este necesar să fie reconsiderat decît atunci cînd este împărțit. În acest caz, ambii împărțitori vor avea aceleași rezultate atunci cînd sunt considerați la rîndul lor să împartă alte blocuri. Prin urmare, se poate considera cel mai mic dintre ele pentru următoarele iterații. Acest lucru este cheia în demonstrarea faptului că algoritmul poate fi executat în $O(n_s \log n_s)$ pași.

6.7.2 Minimizarea stărilor pentru automate finite incomplet specificate

În cazul automatelor incomplet specificate, funcția de tranziție δ și funcția de ieșire λ nu sunt specificate pentru anumite perechi de intrări/ieșiri. În mod similar, condițiile de **indiferență** denota tranzițiile și ieșirile nespecificate. Ele modelează faptul că anumite paten-uri de intrare nu pot apărea în anumite stări sau faptul că anumite ieșiri nu sunt observabile din anumite stări în unele condiții de intrare.

O secvență de intrare este denumită aplicabilă dacă nu conduce la o tranziție nespecificată oarecare. Două stări sunt compatibile dacă secvențele de ieșire ale automatului finit inițializat în cele două stări coincide atunci cînd ambele ieșiri sunt specificate și pentru orice secvență de intrare aplicabilă. Următoarea teoremă este valabilă pentru automatele finite incomplet specificate:

Teoremă: Două stări ale unui automat finit sunt compatibile dacă și numai dacă, pentru orice intrare, funcțiile de ieșire corespunzătoare se potrivesc atunci cînd ambele sunt specificate și stările următoare corespunzătoare sunt compatibile atunci cînd ambele sunt specificate.

Această teorema formează baza procedurilor iterative pentru determinarea claselor de stări compatibile care sunt duplicatul celor utilizate pentru calcularea stărilor echivalente. Cu toate acestea există două diferențe majore față de cazul automatelor complet specificate.

Prima, compatibilitatea nu este o relație de echivalență, deoarece compatibilitatea este o relație reflexivă și simetrică dar nu una tranzitivă. O clasă de stări compatibile este apoi definită astfel încît toate stările sale sunt perechi compatibile. Maximul claselor de stări compatibile nu formează o partiție de seturi de stări. Deoarece clasele se pot suprapune, pot exista soluții multiple asupra problemei. Rigiditatea problemei provine din acest fapt.

A doua, selecția unui număr adecvat de clase de compatibilitate pentru a acoperi setul de stări este complicat datorită implicațiilor dintre clase, deoarece compatibilitatea a două sau mai multe stări poate necesita compatibilitatea altora. Deci selecția unei clase de compatibilitate pentru a fi reprezentate de către o singură stare poate implica faptul că alte clase trebuie de asemenea luate în considerație. Un set de clase de compatibilitate are proprietatea de închidere atunci cînd toate clasele de compatibilitate implicate sunt în acel set sau sunt conținute de către clasele din acel set.

Exemplu: Fie automatul finit din Fig. 21 (a), descris de tabelul de tranziții din Fig. 21. Pentru simplitate este considerată incomplet definită doar funcția de ieșire λ . După cum se poate

observa mai întâi, înlocuirea articolelor *(indiferent) cu valori de 1 ar conduce la un alt automat finit complet specificat. Din păcate există un număr exponențial de automate finite




Figura 21. (a) Diagrama de stări. (b) Diagrama de stări minimală. Tabelul de stări

complet specificate în corespondența cu alegerea valorilor * (indiferente). Se consideră compatibilitatea perechilor de stări. Perechea $\{s_1, s_2\}$ este compatibilă. Perechea $\{s_2, s_3\}$ este compatibilă în raport cu compatibilitatea $\{s_1, s_5\}$. Perechea $\{s_1, s_3\}$ nu este compatibilă. Acest lucru demonstrează lipsa de tranzitivitate a relației de compatibilitate. În tabelul următor este descrisă lista de perechi compatibile și incompatibile:

	Perechi	Perechi Implicate
Compatibile	$\{s_1, s_2\}$	
Compatibile	$\{s_1, s_5\}$	$\{s_3, s_4\}$
Compatibile	$\{s_2, s_4\}$	$\{s_3, s_4\}$
Compatibile	$\{s_2, s_3\}$	$\{s_1, s_5\}$
Compatibile	$\{s_3, s_4\}$	$\{s_2, s_4\}, \{s_1, s_5\}$

Clasele de compatibilitate maximă sunt următoarele:

Clase	Clase implicate
$\{s_1, s_2\}$	
$\{s_1, s_5\}$	$\{s_3, s_4\}$
$\{s_2, s_3, s_4\}$	$\{s_1, s_5\}$

Minimizarea numărului de stări ale unui automat finit incomplet specificat constă în selectarea unui număr suficient de clase de compatibilitate care satisfac proprietatea de închidere astfel încât stările sunt acoperite. Deci problema minimizării stărilor poate fi formulată ca o problema de acoperire și poate fi rezolvată exact, local sau global, optimal, prin algoritmi corespunzători. Stările unei implementari minimale corespund în acest caz claselor selectate și numărului lor la cardinalitatea unei acoperiri minimale. Setul de clase compatibile maximal satisface întotdeauna proprietatea de închidere. Prin urmare calculul produce întotdeauna o soluție realizabilă și nu este necesară o verificare a implicațiilor produse. Din păcate, cardinalitatea poate fi mai mare decât acoperirea minimă sau chiar mai

mare decât cardinalitatea setului original de stări. Acoperirile minime pot implica clase de compatibilitate care nu sunt în mod necesar minimale.

6.8 Codificarea stărilor

Problema codificării sau asignării stărilor constă în determinarea reprezentării binare a stărilor automatului finit. În cazul cel mai general, problema codificării stărilor este complicată de alegerea tipului de registru utilizat pentru memorare, de tip D, T, JK, din care regiștrii D sunt cei mai utilizați.

Codificarea afectează suprafața și performanțele circuitului. Cele mai cunoscute tehnici de codificare a stărilor au ca scop reducerea complexității circuitului. Complexitatea circuitului este legată de numărul de biți de stocare n_b utilizați pentru reprezentarea stărilor (lungimea codificării) și de mărimea componentei combinaționale. Măsura celei din urmă este foarte diferită atunci când se consideră implementarea bivalentă sau multivalentă a circuitului. Din aceste considerente, tehnologiile de codificare a stărilor au fost dezvoltate independent.

6.8.1 Codificarea stărilor pentru circuite bivalente

Complexitatea circuitului unei reprezentări *sumă de produse* este legată de numărul de intrări, ieșiri și termeni produs. Pentru implementări bazate pe PLA-uri, aceste numere pot fi utilizate pentru a calcula rapid suprafața circuitului și lungimea fizică a celei mai lungi căi de propagare, care este în corelație cu întârzierea căii critice. Numărul de intrări și ieșiri ale componentei combinaționale este de două ori suma dintre lungimea codării stărilor plus numărul de intrări și ieșiri primare. Numărul de termeni produs de considerat este mărimea unei reprezentări *sumă de produse* minimale.

Alegerea codificării afectează atât lungimea codificării cât și mărimea unei acoperiri bivalente. Există $2^{n_b}!/(2^{n_b} - n_s)!$ codificări posibile, iar alegerea celei mai bune dintre ele este o sarcină dificilă. Mărimea reprezentării *sumă de produse* este invariantă la permutarea și complementarea biților codați. Prin urmare, numărul de coduri relevante poate fi definit astfel:

$$N_C = \frac{(2^{n_b} - 1)!}{(2^{n_b} - n_s)! \cdot n_b!}$$

Cea mai simplă codificare este codificarea *One-hot*, unde fiecare stare este codificată prin un bit corespunzător setat pe valoarea 1, ceilalți fiind egali cu 0, astfel încât $n_b = n_s$. Codificarea *One-hot* necesită un număr excesiv de intrări și ieșiri și s-a demonstrat că nu minimizează mărimea reprezentării *sumă de produse* a componentei combinaționale corespunzătoare. În primele etape ale codificării stărilor a fost pus accentul pe coduri de lungime minimă, utilizând $n_b = \lceil \log_2 n_s \rceil$ biți pentru reprezentarea setului de stări S . Cele mai multe metode euristice clasice pentru codificarea stărilor sunt bazate pe un criteriu de reducere a dependențelor. Au existat și abordări bazate pe algoritmi genetici pentru evoluarea unui set de soluții optimale pentru codificarea stărilor unei probleme.[51] Problema abordată este de a codifica stările astfel încât variabilele de stare să prezinte un număr cât mai mic de dependențe de cele reprezentînd stări anterioare. Dependențele reduse sunt slab corelate cu minimalitatea într-o reprezentare *sumă de produse*. În anii 1980 a fost introdusă minimizarea simbolică, cu scopul de a rezolva problema codificării stărilor.

Minimizarea unei reprezentări simbolice este echivalentă cu minimizarea dimensiunii unei forme sumă de produse legată de toate codurile care satisfac constrângerile corespunzătoare. Întrucât există programe de minimizare simbolică sau euristică, la fel ca și programe de codificare, ele pot fi aplicate rapid problemei codificării stărilor. Modelul automatelor finite necesită soluția atât la problema codificării intrărilor cât și la problema codificării ieșirilor. Datorită reacției inverse a automatelor finite, se impune necesitatea de consecvență. Perechi de simboluri, intrări și ieșiri, care corespund acelorași stări trebuie să prezinte același cod. Cu alte cuvinte, setul de stări trebuie să fie codificat în timp ce satisface simultan constrângerile de intrare și de ieșire.

Exemplu: Fie automatul finit descris în următorul tabel de tranziție:

Intr.	Stare	StareUrm.	Ieșire
0	S_1	S_3	1
1	S_1	S_5	*
0	S_2	S_3	*
1	S_2	S_5	1
0	S_3	S_2	0
1	S_3	S_1	1
0	S_4	S_4	0
1	S_4	S_5	1
0	S_5	S_4	1
1	S_5	S_1	0

O acoperire simbolică minimală arată astfel:

*	$S_1S_2S_4$	S_3	0
1	S_2	S_1	1
0	S_4S_5	S_2	1
1	S_3	S_4	1

cu următoarele constrângeri de acoperire:

- S_1 și S_2 acoperă S_3 ;
- S_5 este acoperit de către toate celelalte stări

Matricile de codificare corespunzătoare devin:

$$A = \begin{bmatrix} 1 & 1 & 0 & 1 & 0 \\ 0 & 0 & 0 & 1 & 1 \end{bmatrix} \quad B = \begin{bmatrix} 0 & 0 & 1 & 0 & 1 \\ 0 & 0 & 1 & 0 & 1 \\ 0 & 0 & 0 & 0 & 1 \\ 0 & 0 & 0 & 0 & 1 \\ 0 & 0 & 0 & 0 & 0 \end{bmatrix} \quad E = \begin{bmatrix} 1 & 1 & 1 \\ 1 & 0 & 1 \\ 0 & 0 & 1 \\ 1 & 0 & 0 \\ 0 & 0 & 0 \end{bmatrix}$$

E este o codificare care satisface simultan ambele seturi de constrângeri, unde fiecare linie reprezintă o stare. O acoperire codificată a componentei combinaționale a automatului finit este:

*	1**	001	0
1	101	111	1
0	*00	101	1
1	001	100	1

În timp ce minimizarea simbolică și codificarea constrinsă furnizează un spațiu de soluții pentru problema asignării stărilor pentru circuitele bivalente, se pot observa anumite limitări ale acestei abordări. Soluția de lungime minimă compatibilă cu un set de constrângeri poate necesita un număr de biți mai mare decât $\lceil \log_2 n_s \rceil$. În practică, rezultatele experimentale au demonstrat că doar câțiva biți în plus sunt necesari pentru a satisface toate constrângerile. În plus, constrângerile pot fi relaxate pentru a satisface limitările lungimii codificării. Prin urmare, implementarea circuitului propus poate fi căutată printr-o echilibrare a numărului de Intrări/Ieșiri și a numărului de termeni produs.

Exemplu: Fie un automat finit a cărei acoperire simbolică minimală este:

00	$s_1 s_2$	s_3	100
01	$s_2 s_3$	s_1	010
10	$s_1 s_3$	s_2	001

Nu există constrângeri ale codificării ieșirii. Cu toate acestea, satisfacerea constrângerilor codificării intrărilor necesită cel puțin 3 biți. O codificare posibilă este: $s_1 = 100$; $s_2 = 010$; $s_3 = 001$. Prin urmare poate fi construită o acoperire cu cardinalitatea 3 și $n_b = 3$. PLA-ul corespunzător ar avea 3 linii și 11 coloane.

Alternativ, se poate alege să nu satisfacă o anumită constrângere pentru a obține o codificare pe o lungime de 2 biți. Presupunând că se împart implicații simbolice top în 2, numiți $00 s_1 s_3 100$ și $00 s_2 s_3 100$, atunci este posibilă următoarea codificare pe 2 biți: $s_1 = 00$; $s_2 = 11$; $s_3 = 01$. În acest caz se obține o acoperire cu cardinalitatea 4 și $n_b = 2$. PLA-ul corespunzător ar avea 4 linii și 9 coloane.

6.8.2 Codificarea stărilor pentru circuite multivalente

Măsura suprafeței totale este legată de numărul de biți de codificare (regiștri) și de numărul de literalii din rețeaua logică. Întârzierea corespunde lungimii căii critice din rețea. Pentru date, au fost dezvoltate doar metode euristice și de optim global pentru calcularea codificării stărilor care optimizează suprafața.

Cea mai simplă metodă de abordare este de a calcula o asignare optimală a stărilor pentru un model bivalent și apoi de a restructura circuitul cu algoritmi de optimizare combinațională. În ciuda faptului că alegerea codurilor stărilor este realizată în timp ce se ia în considerare un model diferit, rezultate experimentale au demonstrat rezultate surprinzător de bune. O posibilă explicație este faptul că multe automate finite au tranziții înșelătoare și funcții de ieșire care pot fi implementate cel mai bine în câteva stagii.

Dificultatea codificării stărilor pentru modele logice multivalente este cauzată de marea varietate de transformări disponibile pentru a optimiza o rețea logică și datorită problemei estimării literalilor. Prin urmare, tehnicile de codificare au fost considerate în conexiune cu o transformare logică particulară. Devadas, a propus o metodă de codificare euristică care privilegiază extragerea cuburilor comune; metoda a fost apoi optimizată prin extragerea subexpresiilor optimale și legarea lor mai apoi cu codificarea.[32] Este convenabil de a păstra distanța dintre codurile corespunzătoare mică, deoarece aceasta corelează cu dimensiunea unui cub comun care poate fi extras.

Exemplu: Pentru un automat finit dat, cu un set de stări $S = \{s_1, s_2, s_3, s_4, s_5\}$, se consideră două stări s_1 și s_2 cu o tranziție în aceeași stare s_3 cu intrările i respectiv i' . Se presupune utilizarea unei codificări pe 3 biți. Se codifică ambele stări cu coduri adiacente, denumite 000 și 001. Acestea corespund la cuburile $a'b'c'$ și $a'b'c$, unde $\{a,b,c\}$ sunt variabilele de stare. Apoi tranziția poate fi scrisă ca $i'a'b'c' + ia'b'c$, sau echivalent $a'b'(i'c' + ic)$. Nu s-ar fi putut extrage nici un cub dacă s_2 ar fi fost codificat ca 111, și s-ar fi putut extrage un cub mai mic dacă s-ar fi ales 011.

Problema de codificare este modelată de un graf complet de pondere a marginilor, unde muchiile sunt o corespondență unu la unu cu stările. Marginile denotă proximitatea codului dorit pentru perechile de stări și este determinat prin scanarea sistematică a tuturor perechilor de stări. Codificarea stărilor este determinată de îngrădirea acestui graf într-un spațiu boolean de dimensiuni apropiate. Deoarece îngrădirea grafului este o problemă intractabilă, au fost utilizați algoritmi euristici pentru a determina o codificare unde distanțe de perechi de coduri se corelează în mod rezonabil de bine cu marginile (cu cât este mai mare marginea cu atât este mai mică distanța).

Există în continuare două complicații majore. Prima, atunci când se consideră coduri de două stări cu tranziții în aceeași stare următoare, mărimea cubului comun poate fi determinată de distanța codului, dar numărul de extrageri de cuburi posibile depinde de codificarea stărilor următoare. Prin urmare, suprafața câștigată nu poate fi legată direct de tranziții, și marginile sunt doar o indicație imprecisă a câștigului posibil per ansamblu prin extragerea cuburilor. În al doilea rând, extragerea cuburilor comune interacționează cu fiecare.

Pentru a face față acestor dificultăți, au fost propuși doi algoritmi euristici de către Devadas. Aceștia utilizează un graf complet de pondere a marginilor, marginile fiind determinate în mod diferit. În primul algoritm, denumit „orientat fan-out”, perechile de stări care au tranziții în aceeași stare următoare au primit margini cu pondere superioară (pentru a atinge coduri apropiate). Marginile sunt calculate de o formulă complexă care ia în calcul pattern-urile de ieșire. Această abordare încearcă să maximizeze mărimea cuburilor comune din funcția codificată pentru starea următoare. În al doilea algoritm, denumit „orientat fan-in”, perechile de stări cu tranziții care vin din aceleași stări primesc margini cu pondere superioară. Din nou o regulă complexă determină marginea în timp ce ia în calcul pattern-urile de intrare. Această strategie încearcă să maximizeze numărul de cuburi comune din funcția codificată pentru starea următoare.

Exemplu: Se consideră tabelul din exemplul anterior și algoritmul orientat fan-out. Mai întâi este construit un graf complet de 5 muchii și apoi sunt determinate ponderile marginilor, considerate ponderi binare pentru simplitate. Prin urmare o pondere mare este considerată 1. Se ia, spre exemplu, perechea de stări $\{s_1, s_2\}$, unde fiecare stare are o tranziție către s_3 . Pondere 1 este asignată marginii $\{v_1, v_2\}$. Prin scanarea tuturor perechilor de stări, marginile $\{\{v_1, v_2\}, \{v_2, v_4\}, \{v_1, v_4\}, \{v_4, v_5\}, \{v_3, v_5\}\}$ primesc ponderea unitate, în timp ce marginile rămase primesc ponderea 0. Codificarea reprezentată prin următoarea matrice reflectă proximitățile necesare specificate de către ponderi:

$$E = \begin{bmatrix} 1 & 1 & 1 \\ 1 & 1 & 0 \\ 0 & 0 & 0 \\ 0 & 1 & 1 \\ 0 & 0 & 1 \end{bmatrix}$$

Prin înlocuirea codurilor din tabelă și ștergerea acelor linii care nu contribuie la tranziția codificată și la funcția de ieșire, se obține:

1	110	111	1
0	000	001	0
1	000	011	1
0	011	110	1
0	001	110	1
1	001	001	0

Fie variabila de intrare i , variabilele de stare a, b, c și funcțiile de tranziție codificate f_a, f_b, f_c . Expresia $f_a = iabc' + i'a'bc + i'a'b'c$ poate fi rescrisă sub forma $f_a = iabc' + i'a'c(b+b')$ = $iabc' + i'a'c$. Cubul comun $i'a'c$ este legat de codurile lui $\{s_4, s_5\}$, care sunt adiacente. Cubul $i'a'c$ nu este în conjuncție cu o expresie, deoarece în acest caz particular intrările primare se potrivesc în corespondență cu tranzițiile de la $\{s_4, s_5\}$ luat în considerație.

Presupunând că s_5 are codul 101, sau echivalent $ab'c$, atunci $f_a = iabc' + i'a'bc + i'ab'c$, care poate fi rescris ca $f_a = iabc' + i'c(a'b + ab')$. Expresia pentru f_a este de dimensiune mai mare decât cea anterioară. Aceasta este datorită distanței mai mari a codurilor lui $\{s_4, s_5\}$.

Este important de menționat că în timp ce extragerea cuburilor reduce numărul de literali, multe alte transformări interactive pot obține același obiectiv. Prin urmare, tehnica de codificare exploatează doar o metodă pentru reducerea complexității unei rețele logice multivalente.

6.9 Hazardul circuitelor

Hazardul reprezintă o deviere posibilă a funcției de ieșire de la comportamentul specificat inițial. Există două categorii de baza ale hazardului: combinațional și secvențial. La rîndul său, hazardul combinațional poate fi clasificat în static și dinamic.

Definiție: Hazardul **static** se referă la mai multe tranziții de tipul 0-1-0 (sau 1-0-1) în timp ce comportamentul specificat trebuie să fie o valoare statică de 0 sau 1. Hazardul de tip 0-1-0 este denumit hazard de tip 0, iar cel de tip 1-0-1 este denumit hazard de tip 1.

Definiție: Hazardul **dinamic** se referă la tranziții multiple de la 0 la 1 sau invers în timp ce comportamentul specificat trebuie să fie o singură tranziție de la 0 la 1 sau invers.

Hazardurile mai pot fi de asemenea clasificate în funcție de natura lor în două categorii: hazarduri logice și hazarduri funcționale (Eichelberger).

Definiție: Hazardurile logice (sau funcționale) se referă la hazarduri dinamice și statice în funcții care nu răspund monolitic la toate schimbările de la intrare. Hazardurile funcționale pot fi eliminate doar prin alterarea comportamentului specificat.

Definiție: Un „glitch” se referă la manifestarea unui hazard.

Definiție: Atunci când două sau mai multe variabile de stare se schimbă în același timp, se spune că circuitul are un hazard secvențial sau un hazard de „curse”. Dacă ieșirea sau stările circuitului depind de efectele unei „curse” (ordinea schimbărilor), atunci „cursa” este critică.

Definiție: Un hazard „esențial” se referă la o cursă între intrări și variabilele de stare care pune circuitul într-o stare finală incorectă.

Hazardurile esențiale au loc atunci când într-un circuit o variabilă de stare se schimbă înaintea schimbării unei mărimi de intrare, sau atunci când schimbarea a 3 mărimi de intrare diferite conduce la aceeași stare finală ca și cum s-a schimbat doar o singură mărime de intrare.

Definiție: Un semnal este stabil dacă acel semnal precum și toate semnalele din fanin-ul său tranzitiv au atins valorile stărilor de echilibru.

Hazardul dinamic este cel mai greu de eliminat atunci când este permis mai multor semnale de a își schimba comportamentul în același timp. Dacă hazardul static este eliminat din circuit, atunci va fi eliminat automat și hazardul dinamic. Cea mai simplă metodă de a elimina hazardul static este utilizarea unei diagrame Karnaugh (Fig. 22). Hazardurile de timp pot produce eșecuri intermitente sau aleatoare în funcționarea corectă a circuitului. Tipul de eșec în funcționarea circuitului depinde de intrările circuitului și de cât de rapid își schimbă starea. O altă metodă de eliminare a hazardului de timp pentru funcționarea corectă a circuitului în timpul utilizării sale este de a recalcula tactul de ceas pentru obținerea semnalelor finale. Recalcularea clock-ului nu elimină „glitch”-urile, în schimb elimină eșecurile în funcționarea circuitului. Această soluție este de obicei aleasă de producătorii care sunt nesiguri de sursa de apariție a „glitch”-urilor, sau cum să stopeze apariția lor pe parcursul dezvoltării circuitului. Soluționarea problemei prin utilizarea diagramelor Karnaugh rezultă în utilizarea mai multor componente, pe când recalcularea perioadei de tact necesită utilizarea unui bistabil în plus.

În arhitectura calculatoarelor, un hazard este o problemă potențială care poate apărea într-un procesor cu arhitectură pipeline. Există de obicei trei tipuri de hazarduri: hazard de date, hazard de branșă (subdomeniu) și hazard structural. Într-un procesor cu o arhitectură pipeline instrucțiunile sunt executate în mai multe stagii, astfel încât în orice moment sunt executate mai multe instrucțiuni în paralel, iar ordinea de execuție a instrucțiunilor nu poate fi efectuată în ordinea dorită. Un hazard are loc atunci când două sau mai multe din aceste instrucțiuni simultane (posibil în afara ordinii de execuție) intră în conflict.

AB	00	01	11	10
s=0	0	1	1	0
s=1	0	0	1	1

Figura 22. Soluționarea hazardului static utilizând diagrame Karnaugh

Un hazard este definit ca orice tranziție a unui semnal care nu a fost prevăzută de proiectant. Motivele apariției unui hazard pot fi influențate de către:

- distribuția delay-urilor (timpilor de răspuns) între porțile unui circuit
- funcția logică implementată de proiectant

Timpul de răspuns al unei porți logice depinde de procesul de fabricație și de factori legați de mediul de lucru precum temperatura, expunerea la radiațiile ultraviolete, și altele. Acest lucru face dificil pentru un proiectant ca să se asigure că circuitul nu va prezenta hazard. Hazardul poate apărea în circuitele secvențiale la elementele de memorie, dar tactul de ceas este prevăzut astfel încât să prevină apariția hazardului între blocurile secvențiale și cele combinaționale. Pe parcursul proiectării unui circuit sincron trebuie acordată o atenție sporită rutării liniilor de ceas (clock), astfel încât acestea trebuie distribuite de la pad-urile (sursele) de intrare către elementele de memorie dintr-un chip. Propagarea semnalului electric pe parcursul liniilor de semiconductor lungi conduce la degradarea semnalului.

Acest tip de probleme care apar și trebuie rezolvate în proiectarea circuitelor sunt atribuite tăierii semnalului de tact sau „clock-skew”. Circuitele asincrone nu mai prezintă probleme legate de „clock-skew” întrucât în proiectarea acestora nu mai sunt necesare semnale de ceas care să trebuiască rutate pe tot chip-ul. [110]

O problemă importantă în proiectarea circuitelor VLSI este puterea disipată pe suprafața circuitului. Pad-urile unui circuit de obicei permit disiparea puterii în proporție de peste 50%. Restul puterii este disipată de evaluarea părții logice din regiunile combinaționale, în liniile de tact conducătoare și datorită curenților de scurgere. În circuitele asincrone, puterea este disipată în comutarea porților precum și în circuitele adiționale necesare pentru a detectarea completă a un semnal. Puterea disipată poate fi clasificată în:

- pasivă, cauzată de curenți de scurgere, predominantă în aplicațiile portabile
- dinamică, cauzată de activitatea de comutare, predominantă în circuitele de calcul performante

Puterea disipată depinde de asemenea de tehnologia utilizată (CMOS, ECL, BiCMOS, etc) precum și de tehnica de proiectare.

Avantajele proiectării circuitelor sincrone sunt:

- Hazardul care apare în interiorul circuitului nu afectează ieșirile
- Modularitatea regiunilor combinaționale datorită izolării relative furnizate de către elementele de memorie care intervin între blocurile combinaționale
- Ușurința de testare. Tehnologii ca boundary-scan și Jtag pot fi utilizate pentru a testa și detecta erorile de fabricație
- Sunt relativ insensibile la întârzierile care apar în porțile logice. Dacă întârzierile din porți nu respectă limitele impuse, circuitul poate să nu funcționeze la frecvența dorită, dar poate funcționa la o frecvență mai joasă

Dezavantajele circuitelor sincrone sunt:

- Suprafața ocupată este mai mare, datorită prezenței elementelor de memorie precum și rutării semnalelor de ceas
- Trebuie acordată o atenție sporită în distribuirea semnalelor de ceas pe parcursul circuitului

Capitolul 7

Metode de estimare a efortului logic în proiectarea circuitelor

În proiectarea circuitelor complexe sunt necesare cunoștințe avansate despre poziționarea geometrică, redimensionarea tranzistoarelor, gradul de încărcare capacitivă, densitatea de integrare, optimizarea circuitelor, etc. Problemele care apar în cadrul acestui „flow” de proiectare sunt variate și de diverse complexități. O problemă importantă este optimizarea rețelelor logice arbitrare astfel încât să permită un timp de răspuns cât mai mic fără a fi necesare simulările pentru detectarea tuturor erorilor din faza de proiectare.

Studiul efortului logic în optimizarea circuitelor a permis calculul numărului de stagii logice necesare pentru a găsi cea mai rapidă implementare a unei funcții logice. Metoda descoperă dimensiunile potrivite ale tranzistoarelor în fiecare etapă pentru a obține cele mai bune performanțe per ansamblul circuitului. De asemenea furnizează un model care poate fi aplicat în etapele incipiente ale proiectării pentru a alege între structuri alternative diferite fără a face eforturi de simulare intensive.

Metoda atribuie un efort logic fiecărei funcții logice. Pentru efortul logic al unui inversor este atribuită ca exemplu valoarea 1. Pentru orice altă funcție logică, efortul logic descrie nivelul de eficiență curentă față de cea a inversorului la producerea ieșirii curente, pentru o cantitate echivalentă a capacității de intrare. Efortul unei funcții logice depinde în principal de topologia circuitului și într-o măsură mai mică de proprietățile electrice a procesului de fabricație folosite în proiectarea sa. În tehnologia CMOS, efortul logic pentru fiecare intrare a unei funcții logice comune cu 2 intrări variază de la 4/3 pentru funcția *NAND* până la 4 pentru funcția *XOR*. Efortul logic pentru funcții cu mai mult de 2 intrări este în general mai mare. Eforturile de la fiecare nivel logic pot fi combinate pentru a calcula efortul logic al întregii rețele logice. În cazul în care mai multe dispozitive logice pleacă de la o sursă comună, efortul total implică suma eforturilor dispozitivelor conduse. Circuitele complexe, cu un efort logic general mai mic, pot fi făcute să meargă mai rapid decât circuitele logice echivalente cu un efort logic mai mare.

7.1 Estimarea timpului de răspuns pentru o poartă logică

Metoda analizei efortului logic reformulează un model convențional simplu al timpului de răspuns într-o poartă logică *CMOS* și introduce de asemenea un număr de noțiuni noi. Întârzierea într-o poartă logică poate fi exprimată ca suma a 2 componente:

- o parte fixă denumită întârzierea parazitică, p
- o parte proporțională cu încărcarea de pe ieșirea porții, denumită efortul de așteptare, f

Expresia pentru timpul de așteptare este $d = f + p$. (1)

Expresii precum aceasta exprimă timpul de așteptare în unități de timp τ . Efortul de întârziere depinde parțial de încărcare și parțial de proprietățile porții logice care conduce încărcarea. Se introduc 2 termeni legați de aceste efecte: efortul logic g , precum și efortul electric, h . Efortul timpului de așteptare a porții logice este dat de produsul celor 2 cantități, notat cu $f = g \times h$. (2)

Funcția efortului logic capturează efectul topologiei porții logice și este independentă de mărimea tranzistoarelor din circuit. Efortul electric descrie modalitatea în care mediul electric al porții logice afectează performanța, precum și modalitatea în care mărimea tranzistoarelor din poarta logică determină capacitatea de încărcare a conductorului. Efortul electric este definit prin:

$$h = C_{out} / C_{in}, \quad (3)$$

unde C_{out} este capacitanta care încarcă poarta logică și C_{in} este capacitanta care este prezentată de către poarta logică la unul din terminalele sale de intrare.

Combinând ecuațiile (1) și (2) se obține ecuația de bază care modelează întârzierea dintr-o poartă logică, în unități de timp τ astfel:

$$d = g \times h + p, \quad (4).$$

Ecuația (4) arată clar că atât efortul logic cât și efortul electric contribuie la întârzierea timpului de răspuns în același fel. Se poate observa că p și g sunt independente de mărimea tranzistoarelor din poarta logică, în timp ce h se referă direct la mărimea tranzistoarelor. Efortul logic g exprimă efectele topologiei circuitului legate de întârziere indiferent de încărcare sau mărimea tranzistoarelor. Efortul logic este util deoarece depinde doar de topologia circuitului. Valorile efortului logic pentru câteva porți logice CMOS sunt descrise în tabelul 9.

Tip poartă	Număr de intrări					
	1	2	3	4	5	N
<i>Inversor</i>						
<i>NAND</i>		4/3	5/3	6/3	7/3	(n+2)/3
<i>NOR</i>		5/3	7/3	9/3	11/3	(2n+1)/3
<i>Multiplexor</i>		2	2	2	2	2
<i>XOR (par)</i>		4	6-12	16-32		

Tabelul 9. Efortul logic pentru intrări porți CMOS statice

Efortul electric este de obicei exprimat ca un raport al mărimii tranzistoarelor mai degrabă decât al capacităților actuale. Dacă se presupune că toate tranzistoarele au aceeași lungime minimă, atunci capacitanta unei porți de tranzistor este proporțională cu mărimea ei. Deoarece majoritatea porților logice conduc alte porți logice, amândouă mărimile C_{in} și C_{out} pot fi exprimate în termeni ai dimensiunilor tranzistoarelor. Dacă capacitanta de încărcare include capacitance reziduale datorită conexiunilor sau încărcărilor externe, atunci această capacitanta trebuie convertită într-o mărime a tranzistoarelor echivalentă.

Întârzierea parazită a unei porți logice este fixă, independent de mărimea porții logice și de capacitanta de încărcare pe care o conduce. Această întârziere este o formă de supraîncărcare pe care o are orice poartă logică. Contribuția principală a întârzierii parazitice o aduce capacitanta regiunilor sursa/drena a tranzistoarelor care conduc ieșirea porții logice. În tabelul 10 sunt estimate întârzierile parazitice pentru câteva tipuri de porți logice. Întârzierile parazitice sunt date ca multipli ai întârzierii parazitice pentru un inversor, notat cu p_{inv} . O valoare tipică pentru p_{inv} este 0.6 unități de întârziere.

Gate type	Parasitic delay
inverter	p_{inv}
n-input NAND	np_{inv}
n-input NOR	np_{inv}
n-way multiplexer	$2np_{inv}$
XOR, XNOR	$4p_{inv}$
3-input majority	$6p_{inv}$

Tabelul 10. Estimarea întârzierii parazitice pentru diferite tipuri de porți logice

7.2 Rețele logice cu mai multe stagii

Metoda efortului logic este aplicată în 2 moduri diferite în proiectarea rețelelor logice cu mai multe stagii. Metoda permite descoperirea a celui mai bun număr de stagii pentru utilizarea în rețea și demonstrează faptul că se poate obține cea mai mică întârziere generală prin egalizarea efortului întârzierii în fiecare stagiu din calea aleasă.

Noțiunile de efort logic și electric se pot generaliza cu ușurință pentru rețele cu mai multe stagii. Efortul logic de-a lungul unei căi este compus din multiplicarea eforturilor logice ale tuturor porților logice din calea respectivă. Se notează cu G calea efortului logic. Efortul electric calculat pe parcursul unei rețele este simplul raport dintre capacitanța care încarcă ultima poartă logică de pe traseu la capacitanța de intrare a primei porți din cale. Se utilizează în continuare simbolul H pentru a indica efortul electric de cale.

De asemenea se introduce un nou tip de efort, denumit efort de împrăștiere, pentru a evalua numărul de fanout-uri dintr-o rețea logică. În mod normal fanout-ul este tratat ca o formă de efort electric. Atunci când o poartă logică conduce multe încărcări de pe traseu, se sumează capacitățile lor pentru a obține un efort electric. Atunci când avem de a face cu fanout-ul într-o rețea logica, o parte din curentul conductor disponibil este direcționat pe calea pe care se face analiza. Se definește efortul de împrăștiere b la ieșirea unei porți logice ca fiind:

$$b = \frac{C_{on} + C_{off}}{C_{on}} \quad (5)$$

unde C_{on} este definit ca și capacitanța de intrare pentru următoarea poartă logica de pe parcursul căii analizate iar C_{off} este definit ca și capacitatea conexiunilor de fanout care conduc în afara căii. În cazul în care fanout-ul este egal cu 1, efortul de împrăștiere este egal cu 1. Efortul de împrăștiere pentru o întreagă cale B , este egal cu produsul efortului de împrăștiere pentru fiecare stagiu de pe parcursul căii alese. În continuare se definește efortul de cale, F . Ecuația care definește efortul de cale pentru o singură poartă logică este:

$$F = G \times B \times H \quad (6)$$

Cu toate că nu este o măsură directă a întârzierii de pe parcursul căii, efortul de cale deține cheia minimizării întârzierilor. Se poate observa că efortul de cale depinde doar de topologia circuitului și de încărcarea lui, dar nu depinde de mărimile tranzistoarelor utilizate în porțile logice de pe parcursul rețelei logice. Mai mult, efortul rămâne neschimbat dacă sunt adăugate sau scoate inversoarele din cale, întrucât efortul logic al unui inversor este egal cu 1.

Întârzierea de cale, D , este egală cu suma întârzierilor fiecăruia din cele N stagii ale logicii din cale. La fel ca și în cazul expresiilor pentru calculul întârzierii din cazul cu un singur stagi, se poate distinge calea efortului întârzierii de cale, D_F , precum și întârzierea parazitică de cale, P :

$$D = \sum d_i = D_F + P \quad (7)$$

Întârzierea efortului de cale este simplu $D_F = \sum g_i h_i$ iar efortul parazitic de cale este $P = \sum P_i$. Optimizarea proiectării unei rețele logice pornește de la un rezultat foarte simplu: întârzierea de cale este minimizată atunci când fiecare stagi din cale are același efort de stagi, f . Acest rezultat este obținut prin minimizarea lui D prin varierea lui h_i ținând cont de faptul că efortul electric de cale, H , este fix. Această întârziere minimă este atinsă atunci când efortul de stagi este:

$$\hat{f} = g_i \times h_i = F^{\frac{1}{N}} \quad (8)$$

Simbolul \hat{f} indică o expresie care a atins nivelul minim de întârziere. Combinând aceste ecuații, se obține principalul rezultat al metodei de calcul al efortului logic, care este o expresie pentru întârzierea minimă realizabilă pe parcursul unei căi:

$$\hat{D} = N \times F^{\frac{1}{N}} + P = N \times (G \times B \times H)^{\frac{1}{N}} + P \quad (9)$$

În urma calculării efortului logic, de împrăștiere și electric, se poate obține o estimare a timpului de așteptare minim realizabil într-o rețea logică. Pentru a putea egaliza efortul apărut la fiecare nivel într-o cale, trebuie aleasă marimea potrivita a tranzistoarelor pentru fiecare stadiu logic de pe parcursul căii curente.

Prin combinarea ecuațiilor precedente obținem că fiecare stadiu logic este proiectat astfel încât să existe relația:

$$\hat{h}_i = \frac{F^{\frac{1}{N}}}{g_i} \quad (10)$$

Această relație este folosită pentru a putea calcula marimile tranzistoarelor, pornind de la începutul căii și aplicând această ecuație la fiecare poartă logică de-a lungul căii alese.

7.3 Alegerea lungimii unei căi

Cu toate că egalizarea efortului generat de fiecare stadiu dintr-o cale minimizează întârzierea pentru o cale dată, întârzierea poate uneori fi redusă mai mult prin ajustarea numărului de stagii dintr-o cale.

Pentru o cale cu porți logice care conțin n_1 stagii, la care se adaugă n_2 inversoare adiționale pentru a obține o cale cu un număr total de stagii $N = n_1 + n_2$. Se presupune că cele n_1 stagii originale nu pot fi alterate cu excepția scalării întrucât ele realizează funcții logice necesare, în timp ce numărul de inversoare poate fi alterat dacă este necesar, pentru a reduce întârzierea. Cu toate că păstrarea funcției logice corecte necesită utilizarea unui număr par de inversoare, se presupune că se poate acomoda un număr impar de inversoare prin schimbarea funcției logice dacă acest lucru este necesar. Se presupune că efortul de cale $F = G \times B \times H$ este cunoscut: eforturile logice și de împrăștiere sunt proprietăți ale stagiilor logice n_1 care nu vor fi alterate prin adăugarea de inversoare, precum și faptul că efortul electric este determinat de capacitățile de intrare și de încărcare necesare. Întârzierea minimă a N stagii este suma întârzierilor în stagiile logice și în stagiile de inversoare:

$$\hat{D} = N \times F^{\frac{1}{N}} + \left(\sum_{i=1}^{n_1} p_i \right) + (N - n_1) \times p_{inv} \quad (11)$$

Primul termen este întârzierea obținută prin distribuirea efortului în mod egal între cele N stagii. Următorul termen reprezintă întârzierea parazitică a porților logice, iar cel de al treilea termen reprezintă întârzierea parazitică a inversoarelor. Prin diferențierea expresiei precedente în raport cu N și prin setarea rezultatului egal cu zero, se obține următoarea ecuație:

$$\frac{\partial \hat{D}}{\partial N} = -\frac{F^{\frac{1}{N-1}}}{N^2} + F^{\frac{1}{N}} + p_{inv} = 0 \quad (12)$$

Se definește \hat{N} ca soluție a acestei ecuații, unde \hat{N} reprezintă numărul de stagii utilizabile pentru obținerea celei mai mici întârzieri. Dacă se definește că $\rho = F^{\frac{1}{\hat{N}}}$ este efortul produs de fiecare stagi, unde numărul de stagii este ales pentru a minimiza întârzierea, soluția la această ecuație poate fi exprimată astfel:

$$p_{inv} = \rho(1 - \ln \rho) = 0 \quad (13)$$

Cu alte cuvinte, cel mai rapid circuit este unul în care fiecare stagi de parcursul căii poarta un efort egal cu ρ , unde ρ este soluția ecuației precedente. Prin urmare, ρ poate fi denumit un efort de stagi optim.

Este importantă înțelegerea relației dintre ρ și \hat{f} întrucât fiecare dintre ele specifică efortul de stagi necesar pentru atingerea întârzierii cele mai mici. Ecuațiile pentru \hat{f} determină cel mai bun efort de stagi atunci când numărul de stagii N este cunoscut.

Prin contrast, valoarea ρ , care este o constantă, independent de proprietățile unei căi, reprezintă o întârziere de stagi ideală, care nu poate fi atinsă într-o cale actuală.

Ecuația (13) arată că efortul optim ρ este o funcție a întârzierii parazitice dintr-un inversor. Întârzierea este relativ independentă de numărul de stagii. Într-un circuit cu unul sau mai multe stagii în plus sau în minus va face o mică diferență, dacă sunt utilizate mărimile de tranzistoare potrivite. Diferențele mari se simt doar în cazul în care sunt necesare foarte puține stagii în proiectarea circuitului. [79]

Exemplu de calcul al efortului logic pentru un buffer.

- Constrângeri:
 - Capacitanța de intrare maximă = 3
 - Încărcarea = 54
- Efortul logic: $G = \frac{1}{3} \times \frac{5}{6} = \frac{5}{18}$
- Efortul de împrăștiere: $B = 1$
- Efortul electric: $H = \frac{54}{3} = 18$
- Efortul de cale: $F = \left(\frac{5}{18}\right) \times 1 \times 18 = 5$
- Efortul de stagi: $f = \sqrt{5} = 2.23$
- Mărimea tranzistoarelor:
 - $n = 4$
 - $p = 6$




Figura 23. Calculul efortului logic pentru un buffer


7.4 Optimizarea funcției de fanin a unui circuit logic

Algoritm de optimizare pentru Fanin


- Matricea stărilor de tranziție $S_{|s_i|s_j|}$:
 - Linie: una pentru starea următoare
 - Coloana: una pentru starea curentă
 - Valoare: (ne-negativă) numărul de arce care pleacă din starea s_j (coloana) către starea s_i (rînd)
- Matricea de intrare $X_{|s_i|x_j|}$:
 - Rînd: unul pentru starea curentă
 - Coloana: $||$ pentru intrare
 - Valoare: (ne-negativă) numărul de arce care intră în starea s_i (rînd) cu intrarea x_j (coloană)
- Fie N_b numărul de biți de codificare, atunci atracția dintre stările s_i și s_j este dată de relația:

$$W_{fanin}(i, j) = N_b \times \hat{S}_i \times \hat{S}_j^T + X_i \times X_j^T$$

- $W(1,2) = 2(1 \ 1 \ 1)(1 \ 0 \ 0)^T + (2 \ 1)(0 \ 1)^T = 3$
- $W(1,3) = 2(1 \ 1 \ 1)(0 \ 1 \ 1)^T + (2 \ 1)(1 \ 1)^T = 7$
- $W(2,3) = 2(1 \ 0 \ 0)(0 \ 1 \ 1)^T + (0 \ 1)(1 \ 1)^T = 1$



$$\begin{pmatrix} 1 & 1 & 1 \\ 1 & 0 & 0 \\ 0 & 1 & 1 \end{pmatrix}$$



Exemplu de calcul a funcției de fanin

Pentru un automat finit determinist luat ca exemplu în Fig. 24, putem calcula funcția de Fanin aplicînd teoria prezentată după cum urmează:




Figura 24. Graful de fluentă pentru automatul finit df27.kiss2

Funcția ponderilor pentru optimizarea orientată Fanin: ($i = 1, s = 7, o = 2$) este:

$$W_{fanin}(i, j) = N_b \times \hat{S}_i \times \hat{S}_j^T + X_i \times X_j^T$$

$$\begin{bmatrix} 0 & 0 & 0 & 0 & 1 & 1 & 0 \\ 0 & 0 & 0 & 0 & 1 & 1 & 0 \\ 0 & 1 & 0 & 0 & 0 & 0 & 0 \\ 1 & 0 & 0 & 0 & 0 & 0 & 0 \\ 0 & 1 & 1 & 0 & 0 & 0 & 1 \\ 1 & 0 & 0 & 2 & 0 & 0 & 1 \\ 0 & 0 & 1 & 0 & 0 & 0 & 0 \end{bmatrix} \times \begin{bmatrix} 0 & 1 \\ 1 & 1 \\ 2 & 1 \\ 3 & 1 \\ 4 & 1 \\ 5 & 1 \\ 6 & 1 \end{bmatrix}$$

$\hat{S}_{|S| \times |S|}$ $X_{|S| \times |I|}$
 Matricea ponderilor

0,1	0,2	0,3	0,4	0,5	0,6
	1,2	1,3	1,4	1,5	1,6
		2,3	2,4	2,5	2,6
			3,4	3,5	3,6
				4,5	4,6
					5,6

Tabela ponderilor

Funcția de cost este dată de formula: $Cost(fanout) = \sum W(S_{i,j})$ (2).

În continuare calculăm valorile matricii ponderilor pentru fiecare intersecție a stărilor conform cu tabelul ponderilor.

$$\begin{aligned} W(0,1) &= 3 \times (0000110) \times (0000110)^T + (01) \times (11)^T = 3 \times 2 + 1 = 7 \\ W(0,2) &= 3 \times (0000110) \times (0100000)^T + (01) \times (21)^T = 3 \times 0 + 1 = 1 \\ W(0,3) &= 3 \times (0000110) \times (1000000)^T + (01) \times (31)^T = 3 \times 0 + 1 = 1 \\ W(0,4) &= 3 \times (0000110) \times (0110001)^T + (01) \times (41)^T = 3 \times 0 + 1 = 1 \\ W(0,5) &= 3 \times (0000110) \times (1002001)^T + (01) \times (51)^T = 3 \times 0 + 1 = 1 \\ W(0,6) &= 3 \times (0000110) \times (0010000)^T + (01) \times (61)^T = 3 \times 0 + 1 = 1 \\ W(1,2) &= 3 \times (0000110) \times (0100000)^T + (11) \times (21)^T = 3 \times 0 + 3 = 3 \\ W(1,3) &= 3 \times (0000110) \times (1000000)^T + (11) \times (31)^T = 3 \times 0 + 4 = 4 \\ W(1,4) &= 3 \times (0000110) \times (0110001)^T + (11) \times (41)^T = 3 \times 0 + 5 = 5 \\ W(1,5) &= 3 \times (0000110) \times (1002001)^T + (11) \times (51)^T = 3 \times 0 + 6 = 6 \\ W(1,6) &= 3 \times (0000110) \times (0010000)^T + (11) \times (61)^T = 3 \times 0 + 7 = 7 \\ W(2,3) &= 3 \times (0100000) \times (1000000)^T + (21) \times (31)^T = 3 \times 0 + 7 = 7 \\ W(2,4) &= 3 \times (0100000) \times (0110001)^T + (21) \times (41)^T = 3 \times 1 + 9 = 12 \\ W(2,5) &= 3 \times (0100000) \times (1002001)^T + (21) \times (51)^T = 3 \times 0 + 11 = 11 \\ W(2,6) &= 3 \times (0100000) \times (0010000)^T + (21) \times (61)^T = 3 \times 0 + 13 = 13 \\ W(3,4) &= 3 \times (1000000) \times (0110001)^T + (31) \times (41)^T = 3 \times 0 + 13 = 13 \\ W(3,5) &= 3 \times (1000000) \times (1002001)^T + (31) \times (51)^T = 3 \times 1 + 16 = 19 \\ W(3,6) &= 3 \times (1000000) \times (0010000)^T + (31) \times (61)^T = 3 \times 0 + 19 = 19 \\ W(4,5) &= 3 \times (0110001) \times (1002001)^T + (41) \times (51)^T = 3 \times 1 + 21 = 24 \\ W(4,6) &= 3 \times (0110001) \times (0010000)^T + (41) \times (61)^T = 3 \times 1 + 25 = 28 \\ W(5,6) &= 3 \times (1002001) \times (0010000)^T + (51) \times (61)^T = 3 \times 0 + 31 = 31 \end{aligned}$$

Costul final este obținut prin sumarea valorilor tuturor ponderilor, prin urmare obținem:

$$Cost(fanin) = 214.$$

Tabelul 11: Optimizarea funcției de fanin pentru automatele finite

Nume Exemplu	Nr. subFSM	Nr. intrări	Nr. ieșiri	Nr. Stări	FUNCTIE DE COST			
					FANIN		FANOUT	
					Parțial	Total	Parțial	Total
Example-orig	0	1	1	6	115	115	39	39
Example Fanin	1	3	1	2	43	147	38	118
	2	3	1	2	53		36	
	3	3	1	2	51		44	
Shiftreg-orig	0	1	1	8	382	382	56	56
Shiftreg Fanin	1	3	1	3	79	162	60	104
	2	3	1	3	83		44	
Dk14-orig	0	3	5	7	1642	1642	1475	1475
Dk14 Fanin	1	5	5	2	1382	4414	1365	2925
	2	5	1	2	1468		732	
	3	5	1	2	1564		828	
Dk15-orig	0	3	5	4	536	536	572	572
Dk15 Fanin	1	4	5	2	478	954	421	713
	2	4	1	2	476		292	
Dk27-orig	0	1	2	7	214	214	35	35
Dk27 Fanin	1	3	2	2	74	188	47	135
	2	3	1	2	52		24	
	3	3	1	2	62		64	
Dk512-orig	0	1	3	15	5170	5170	153	153
Dk512 Fanin	1	5	3	3	314	992	199	643
	2	5	1	3	340		268	
	3	5	1	3	338		176	
Gen64-orig	0	2	4	64	2008209	2008209	40697	40697
Gen64 Fanin	1	8	4	6	51437	155126	44951	72.386
	2	8	1	6	52175		13470	
	3	8	1	6	51514		13965	
Gen256-orig	0	2	4	256	530179859	530179859	521734	521734
Gen256 Fanin	1	11	4	8	1484918	4575632	675494	1378994
	2	11	1	8	1476718		235964	
	3	11	1	8	1467394		229820	
	4	11	1	8	1466602		237716	
Gen1024orig	0	1	2	1024	136992489205	136992489205	1071762	1071762
Gen1024 Fanin	1	17	2	10	5569142	28273211	1716714	4810210
	2	17	1	10	5667209		778916	
	3	17	1	10	5613736		766896	
	4	17	1	10	5727617		780892	
	5	17	1	10	5695507		766792	
Gen10240-orig	0	1	2	10240	1373942234181120	1373942234181120	104904970	104904970
Gen10240 Fanin	1	25	2	13	869839584	6151671788	157009335	528812415
	2	25	1	13	881272182		61588992	
	3	25	1	13	890656923		64820748	
	4	25	1	13	871900774		60827276	
	5	25	1	13	876981101		61442124	
	6	25	1	13	880855222		62434588	
	7	25	1	13	880166002		60689352	

După cum se poate observa din Tabelul 11, rezultatele sunt foarte bune din punct de vedere al optimizării funcției de Fanin pentru un set de exemple luate, unele din setul de test MCNC standard, altele pentru circuite complexe, cu un număr foarte mare de stări, generate automat de către pachetul *genfsm*. În urma optimizării funcției de cost cu ajutorul algoritmilor euristici (evolutivi) din pachetul *fsmtool*, se obține o convergență a populației de soluții către o valoare de pînă la **218** ori mai redusă a funcției de cost pentru setul de subautomate descompuse obținute, în raport cu valoarea funcției de cost a automatului inițial, prototip.


7.5 Optimizarea funcției de fanout a unui circuit logic

Algoritm de optimizare pentru Fanout


- Matricea stărilor de tranziție $S_{|S_i \times |S_j|}$:
 - Linie: una pentru starea curentă
 - Coloana: una pentru starea următoare
 - Valoare: (ne-negativă) numărul de arce care pleacă din starea s_i (rînd) către starea s_j (coloană)
- Matricea de ieșire $Z_{|S_i \times |O_j|}$:
 - Rînd: unul pentru starea curentă
 - Coloana: una pentru ieșire
 - Valoare: (ne-negativă) numărul de arce care pleacă din starea s_i (rînd) cu ieșirea z_j (coloană)
- Fie N_b numărul de biți de codificare, atunci atracția dintre stările s_i și s_j este dată de relația:

$$W_{fanout}(i, j) = N_b \times S_i \times S_j^T + X_i \times X_j^T$$

- $W(1,2) = 2(1 \ 1 \ 0)(1 \ 0 \ 1)^T + (1)(0)^T = 2$
- $W(1,3) = 2(1 \ 1 \ 0)(1 \ 0 \ 1)^T + (1)(1)^T = 3$
- $W(2,3) = 2(1 \ 0 \ 1)(1 \ 0 \ 1)^T + (0)(1)^T = 4$



$$\begin{pmatrix} 1 & 1 & 0 \\ 1 & 0 & 1 \\ 1 & 0 & 1 \end{pmatrix}$$



$$\begin{pmatrix} 1 \\ 0 \\ 1 \end{pmatrix}$$

Exemplu de calcul a funcției de fanout

Pentru un automat finit determinist luat ca exemplu în Fig. 25, putem calcula funcția de Fanout aplicînd teoria prezentată după cum urmează:




Figura 25. Graful de fluentă pentru automatul finit df27.kiss2

Funcția ponderilor pentru optimizarea orientată Fanout: ($i = 1, s = 7, o = 2$) este:

$$W_{fanout}(i, j) = N_b \times S_i \times S_j^T + Z_i \times Z_j^T$$

$$\begin{matrix}
 \begin{bmatrix} 0 & 0 & 0 & 1 & 0 & 1 & 0 \\ 0 & 0 & 1 & 0 & 1 & 0 & 0 \\ 0 & 0 & 0 & 0 & 1 & 0 & 1 \\ 0 & 0 & 0 & 0 & 0 & 2 & 0 \\ 1 & 1 & 0 & 0 & 0 & 0 & 0 \\ 1 & 1 & 0 & 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 & 1 & 1 & 0 \end{bmatrix} & \times & \begin{bmatrix} 0 & 0 \\ 0 & 0 \\ 0 & 0 \\ 1 & 0 \\ 2 & 0 \\ 0 & 2 \\ 1 & 0 \end{bmatrix} \\
 S_{|s| \times |s|} & & Z_{|s| \times |o|} \\
 \text{Matricea ponderilor} & &
 \end{matrix}$$

0,1	0,2	0,3	0,4	0,5	0,6
	1,2	1,3	1,4	1,5	1,6
		2,3	2,4	2,5	2,6
			3,4	3,5	3,6
				4,5	4,6
					5,6

Tabela ponderilor

Funcția de cost este dată de formula: $Cost(fanout) = \sum W(S_{i,j})$ (2).

În continuare calculăm valorile matricii ponderilor pentru fiecare intersecție a stărilor conform cu tabelul ponderilor.

$$\begin{aligned}
 W(0,1) &= 3 \times (0001010) \times (0010100)^T + (00) \times (00)^T = 3 \times 0 + 0 = 0 \\
 W(0,2) &= 3 \times (0001010) \times (0000101)^T + (00) \times (00)^T = 3 \times 0 + 0 = 0 \\
 W(0,3) &= 3 \times (0001010) \times (0000020)^T + (00) \times (10)^T = 3 \times 2 + 0 = 6 \\
 W(0,4) &= 3 \times (0001010) \times (1100000)^T + (00) \times (20)^T = 3 \times 0 + 0 = 0 \\
 W(0,5) &= 3 \times (0001010) \times (1100000)^T + (00) \times (02)^T = 3 \times 0 + 0 = 0 \\
 W(0,6) &= 3 \times (0001010) \times (0000110)^T + (00) \times (10)^T = 3 \times 1 + 0 = 3 \\
 W(1,2) &= 3 \times (0010100) \times (0000101)^T + (00) \times (00)^T = 3 \times 1 + 0 = 3 \\
 W(1,3) &= 3 \times (0010100) \times (0000020)^T + (00) \times (10)^T = 3 \times 0 + 0 = 0 \\
 W(1,4) &= 3 \times (0010100) \times (1100000)^T + (00) \times (20)^T = 3 \times 0 + 0 = 0 \\
 W(1,5) &= 3 \times (0010100) \times (1100000)^T + (00) \times (02)^T = 3 \times 0 + 0 = 0 \\
 W(1,6) &= 3 \times (0010100) \times (0000110)^T + (00) \times (10)^T = 3 \times 1 + 0 = 3 \\
 W(2,3) &= 3 \times (0000101) \times (0000020)^T + (00) \times (10)^T = 3 \times 0 + 0 = 0 \\
 W(2,4) &= 3 \times (0000101) \times (1100000)^T + (00) \times (20)^T = 3 \times 0 + 0 = 0 \\
 W(2,5) &= 3 \times (0000101) \times (1100000)^T + (00) \times (02)^T = 3 \times 0 + 0 = 0 \\
 W(2,6) &= 3 \times (0000101) \times (0000110)^T + (00) \times (10)^T = 3 \times 1 + 0 = 3 \\
 W(3,4) &= 3 \times (0000020) \times (1100000)^T + (10) \times (20)^T = 3 \times 0 + 2 = 2 \\
 W(3,5) &= 3 \times (0000020) \times (1100000)^T + (10) \times (02)^T = 3 \times 0 + 0 = 0 \\
 W(3,6) &= 3 \times (0000020) \times (0000110)^T + (10) \times (10)^T = 3 \times 2 + 1 = 7 \\
 W(4,5) &= 3 \times (1100000) \times (1100000)^T + (20) \times (02)^T = 3 \times 2 + 0 = 6 \\
 W(4,6) &= 3 \times (1100000) \times (0000110)^T + (20) \times (10)^T = 3 \times 0 + 2 = 2 \\
 W(5,6) &= 3 \times (1100000) \times (0000110)^T + (02) \times (10)^T = 3 \times 0 + 0 = 0
 \end{aligned}$$

Costul final este obținut prin sumarea valorilor tuturor ponderilor, prin urmare obținem:

$$Cost(fanout) = 35.$$

Tabelul 12: Optimizarea funcției de fanout pentru automatale finite

Nume Exemplu	Nr. subFSM	Nr. intrări	Nr. ieșiri	Nr. stări	FUNCȚIE DE COST			
					FANIN		FANOUT	
					Parțial	Total	Parțial	Total
Example-orig	0	1	1	6	115	115	39	39
Example Fanout	1	3	1	2	59	169	38	106
	2	3	1	2	53		36	
	3	3	1	2	57		32	
Shiftreg-orig	0	1	1	8	382	382	56	56
Shiftreg Fanout	1	3	1	3	83	162	60	100
	2	3	1	3	79		40	
Dk14-orig	0	3	5	7	1642	1642	1475	1475
Dk14 Fanout	1	5	5	2	1622	5140	1049	2585
	2	5	1	2	1758		768	
	3	5	1	2	1760		768	
Dk15-orig	0	3	5	4	536	536	572	572
Dk15 Fanout	1	4	5	2	470	972	421	685
	2	4	1	2	502		264	
Dk27-orig	0	1	2	7	214	214	35	35
Dk27 Fanout	1	3	2	2	78	200	48	104
	2	3	1	2	62		32	
	3	3	1	2	60		24	
Dk512-orig	0	1	3	15	5170	5170	153	153
Dk512 Fanout	1	5	3	3	366	1115	160	518
	2	5	1	3	354		154	
	3	5	1	3	395		204	
Gen64-orig	0	2	4	64	2008209	2008209	40697	40697
Gen64 Fanout	1	8	4	6	51437	155126	44951	72.386
	2	8	1	6	52175		13470	
	3	8	1	6	51514		13965	
Gen256-orig	0	2	4	256	530179859	530179859	521734	521734
Gen256 Fanout	1	14	4	8	1752002	8876074	673775	1594715
	2	14	1	8	1746154		229708	
	3	14	1	8	1808578		231356	
	4	14	1	8	1775762		228432	
	5	14	1	8	1793578		231444	
Gen1024orig	0	1	2	1024	136992489205	136992489205	1071762	1071762
Gen1024-orig Fanout	1	21	2	10	7059521	42734095	1705542	5527514
	2	21	1	10	7202316		758524	
	3	21	1	10	7110127		761908	
	4	21	1	10	7099561		775916	
	5	21	1	10	7089826		759336	
	6	21	1	10	7172744		766288	
Gen10240-orig	0	1	2	10240	1373942234181120	1373942234181120	104904970	104904970
Gen10240-orig Fanin	1	25	2	13	922216945	6505447625	156927777	520434081
	2	25	1	13	933343406		60467852	
	3	25	1	13	937179463		61122828	
	4	25	1	13	921689988		59943696	
	5	25	1	13	932737686		61162172	
	6	25	1	13	936012316		60176308	
	7	25	1	13	922267821		60633448	

La fel ca și în cazul optimizării funcției de Fanin pentru un set de circuite inițiale date, se observă o ameliorare a performanțelor obținute pentru automatale descompuse. Un lucru remarcabil de notat ar fi faptul că atunci când se obține o îmbunătățire a funcției de Fanout, se poate observa de asemenea și o îmbunătățire a costului funcției de Fanin. Acest fapt ar putea permite utilizarea unei funcții de cost compusă, din cele două criterii, pentru a obține o optimizare și mai eficientă a unui circuit prototip, generat inițial. Avantajul principal este dat de faptul că nu există o limitare a complexității circuitului inițial. Cu toate acestea, pentru un circuit de intrare mare, timpul de execuție crește proporțional cu numărul său de stări interne.

Capitolul 8

Metode de optimizare globală în Proiectarea Circuitelor Complexe

8.1 Introducere

O dată cu maturizarea tehnologiilor de fabricație submicronice a circuitelor, pot fi realizate circuite și sisteme foarte complexe cu 10 pînă la 100 milioane de tranzistoare, pe o singură pastilă de siliciu, împachetate pe unul sau mai multe straturi; în plus deja se prevăd în următorii ani densități și mai mari de integrare de miliarde de tranzistoare pe suprafața de siliciu. Obiectivele de optimizare clasice pentru circuitele submicronice de densitate mare, pe care le vom denumi în continuare sub titlul generic de **circuite complexe**, sunt performanța înalta, putere disipată redusă, suprafața de rutare cît mai mică, minimizarea timpilor de răspuns, simplificarea aranjării geometrice, precum și mai multe din aceste obiective la un loc specificate într-o prioritate dată. Abordările anterioare iau în considerație satisfacerea constrîngerilor în faza de după aranjarea geometrică a celulelor și blocurilor standard, unde este disponibil un spațiu de soluții mult mai redus, ceea ce poate conduce la proiecte cu un grad redus de optimizare. Pînă acum s-au remarcat puține realizări în explorarea obiectivelor de optimizare și a constrîngerilor de pe parcursul procesului de sinteză logică, unde spațiul de soluții este mult mai larg din punct de vedere optimal. Procedura de sinteză se poate simplifica prin descompunerea circuitului în mai multe subcircuite. Descompunerea unei mașini secvențiale implică obținerea a două sau mai multe partiții ale mașinii inițiale, fiecare partiție corespunzînd unei submașini care funcționează concurent cu celelalte pentru a respecta comportamentul inițial al circuitului original, pe care îl vom denumi în continuare **circuit prototip**. Partițiile rezultate în timpul procesului de descompunere din combinarea stărilor circuitului prototip devin stări în noile subcircuite create. Metodele precedente au abordat ca domeniu de studiu tehnici specifice de descompunere. Implementarea circuitelor secvențiale ca **automate finite** care interacționează au condus de obicei la sporirea performanțelor ca rezultat al reducerii celei mai lungi căi dintre intrările și ieșirile latch-urilor. Algoritmii de descompunere necesari sunt specifici pentru anumite tipuri de descompunere bivalente sau multivalente, descompunere paralelă, în cascadă, generală, sau topologii de descompunere arbitrară [86].

Proiectarea circuitelor complexe este în general un proces complicat și consumator de timp care necesită cunoașterea colecțiilor de reguli specifice domeniului. Pentru a simplifica și a crește viteza procesului de proiectare, au fost studiate unele aplicații ale inteligenței artificiale și calcul evolutiv,[104] care au fost aplicate problemelor de optimizare a proiectării circuitelor complexe.[50] Cercetări recente au început să demonstreze că este posibil de a proiecta circuite complexe utilizînd tehnologii de optimizare evolutive.[61]

Acest nou domeniu de cercetare s-a dezvoltat sub numele de hardware evolutiv, sau circuite cu hardware auto reconfigurabil. Avantajul principal pe care îl aduce acest domeniu este faptul că proiectarea evolutivă va permite în mod inevitabil explorarea automată a unui set de posibilități mult mai mari în spațiul de proiectare, oportunități care sunt în afara posibilității de abordare a metodelor clasice, convenționale. În orice spațiu de căutare de dimensiuni abordabile, cea mai bună soluție găsită într-un spațiu aleatoriu de soluții nu reprezintă optimul global al spațiului de căutare. Scopul optimizării globale este de a maximiza profitul în timpul procesului de optimizare de pe parcursul proiectării circuitului.[78]

Din diversele metode de optimizare a circuitelor complexe, autorul a ales metoda de descompunere generală întrucât este cea mai largă dar și cea mai complexă metodă. De asemenea au fost luate câteva exemple și au fost extrase câteva rezultate experimentale despre optimizarea suprafeței și a performanțelor timpului de răspuns care ilustrează eficiența metodologiei propuse. Apoi vor fi prezentate programele proiectate și uneltele utilizate și vor fi detaliate câteva rezultate despre diverse implementări posibile; de asemenea este stabilit un posibil flux de optimizare pentru eventuale abordări ulterioare. [88][89]

8.2 Formularea Problemei

O mașină de stări finite M poate fi descrisă de o tuplă de 5 elemente $M = (S, I, O, \delta, \lambda)$, unde S este setul de simboluri de stare, I este setul de intrări primare, O este setul de ieșiri primare, $\delta : I \times S \rightarrow S$ este funcția de stări următoare și $\lambda : I \times S \rightarrow O$ este funcția de ieșire (automat Mealy). Un automat finit poate fi reprezentat printr-un graf de tranziții (STG) sau prin o tabelă de stări (STT). [73]

Definiție: O partiție Π pe un set de stări S este o colecție de subseturi disjuncte din S , denumite **blocuri**, ale căror uniune de seturi este S . [43]

Definiție: O partiție Π pe setul de stări S ale unei mașini M se numește **partiție închisă** dacă și numai dacă două stări s și t care sunt în același bloc al lui Π , și pentru orice intrare $i \in I$, stările următoare $\delta(s,i)$ și $\delta(t,i)$ sunt într-un bloc comun din Π .

Definiție: O partiție este denumită **partiție generală** dacă nu este închisă. Mașina originală este denumită **mașină prototip** iar mașinile individuale care contribuie la funcționarea generală sunt denumite **submașini**. (Fig.26)

Definiție: Mașina obținută ca rezultat al descompunerii este denumită **mașina descompusă** și este implementată ca o rețea de mașini interconectate [49]. Structura generală a unei astfel de rețele este prezentată în Fig. 27.

Partiția zero, notată cu $\Pi(0)$, denotă o partiție cu $|S|$ blocuri astfel încât fiecare bloc conține exact o stare. Se poate demonstra că o mașina M poate fi descompusă într-un set de n mașini care interacționează între ele și care realizează aceeași funcție cu mașina M dacă și numai dacă există un set de partiții netriviiale astfel încât să existe următoarea definiție:

Definiție: Există o descompunere validă a mașinii M dacă pentru un set de partiții dat $\Pi_1, \Pi_2, \dots, \Pi_n$, produsul lor este egal cu $\Pi(0)$.

Figura 26. Circuit Secvential. Mașina Prototip.





Figura 27. Topologia descompunerii generale



8.3 Implementarea spațiului de soluții

Metoda descompunerii generale sau arbitrare poate avea diferite topologii și acoperă orice tip de descompunere. Principala constrângere la ieșire rămâne că orice pereche de stări a mașinii prototip trebuie să aibă coduri distincte în cadrul mașinii descompuse care rămâne neschimbată. Constrângerile rămase depind de celelalte submașini de la care una din submașini primește informații despre starea prezentă. Tipurile de constrângeri impuse se pot observa detaliat în exemplul model din Fig. 27.

Obiectivele principale în această lucrare sunt de a găsi o metodă de descompunere generală unei mașini secvențiale aplicând principii ale inteligenței artificiale pentru a reduce complexitatea fiecărei submașini în timp ce se încearcă obținerea unui număr total cât mai mic de submașini. [17] Utilizând metode de **optimizare globală** se pot obține submașini descompuse iar în decursul procedurii de descompunere sunt verificate dacă respectă proprietățile descompunerii generale. [14]

O soluție poate fi descompusă prin combinarea mai multor partiții unic identificate. Numărul total de combinații posibile este 2^{2n} , ceea ce înseamnă că o soluție, sau un număr în baza 2^d reprezentând soluția, poate fi reprezentată pe $2n$ -d poziții binare. Am calculat mai jos lungimea unei soluții reprezentate în format binar pentru diferite valori ale lui n :

$$\text{Pentru } n = 8, \text{ obținem } N = 16 \cdot (16 + 7) = 368$$

$$\text{Pentru } n = 16, \text{ obținem } N = 32 \cdot (45 + 15) = 1920$$

$$\text{Pentru } n = 64, \text{ obținem } N = 128 \cdot (296 + 63) = 45952$$

Pentru a înțelege mecanismul de decodificare a unei soluții, să considerăm următorul exemplu, pentru $n = 3$. Tabela de permutare (tabela permutărilor posibile) arată astfel:

$$P_0 = \{ \emptyset \}$$

$$P_1 = \{ 1,2,3 \}$$

$$P_2 = \{ 1,3,2 \}$$

$$P_3 = \{ 2,1,3 \}$$

$$P_4 = \{ 2,3,1 \}$$

$$P_5 = \{ 3,1,2 \}$$

$$P_6 = \{ 3,2,1 \}$$

Combinațiile de soluții posibile vor fi de forma:

$$S_0 = \{ \emptyset \}$$

$$S_1 = \{ P_0 \}$$

$$S_2 = \{ P_1 \}$$

$$S_3 = \{ P_2 \}$$

...

$$S_{64} = \{ P_{63} \}$$

Dacă $n=3$, atunci $N = 6 \cdot (3 + 2) = 30$. O soluție va fi reprezentată pe 30 poziții binare. Pentru început se va genera un spațiu aleatoriu de soluții. Apoi se va testa dacă soluțiile inițiale reprezintă soluții viabile. De asemenea se va testa validitatea soluțiilor pentru a genera reprezentarea lor finală.[99]

Principalul interes ar putea fi mărimea mașinilor descompuse, timpul de răspuns, calea critică, sau chiar poziționarea geometrică a submașinilor pe o anumită tehnologie specificată. Pe parcursul execuției programului *fsmtool*, algoritmul este în principal dominat de procesul de evaluare a funcționalității și performanței soluțiilor de optimizare globală precum și de selecția lor pentru a găsi cele mai bune rezultate. Criteriul de selecție poate fi îmbunătățit pentru tipuri specifice de cerințe de optimizare globală pentru diverse tehnologii de implementare sau orice alt criteriu care poate fi de interes în obținerea rezultatelor.

Pe măsura ce structura partițiilor devine din ce în ce mai complexă, nu mai este eficient de a transla fiecare graf de circuit în limbajul Verilog/VHDL pentru a fi mai apoi simulat. Prin urmare, structurile vor fi stocate în memorie până cînd sunt obținute rezultatele finale. Spre exemplu, pentru un automat finit care prezintă comportamentul unui registru de deplasare, descrierea sa comportamentală poate fi realizată și reprezentată în formatul standard industrial kiss[6] sau prin graful său de tranziții de stări (STG) din Fig. 29. [91][92]



Figura 28. Schema bloc la nivel **Top** pentru mașina prototip




Figura 29. **STG** pentru mașina prototip [11]

Presupunând ca avem o reprezentare la nivel top a unui registru de deplasare cunoscut ca mașina prototip și un set de partiții generate aleatoriu cu programul *fsmtool* într-o etapă inițială după cum urmează:

$$\{ (st0\ st1), (st2\ st3), (st4\ st5), (st6\ st7) \}$$

$$\{ (st0\ st2), (st1\ st3), (st4\ st6), (st5\ st7) \}$$

În pasul următor obținem două submașini care satisfac regulile de descompunere generală a mașinii prototip după cum se poate observa în Fig. 30 într-o vedere schematică top, sau fiecare din ele detaliată în Fig. 31 și Fig. 32 în format de graf de tranziție **STG**. [76]




Figura 30. Schema la nivel **RTL** pentru mașina descompusă




Figura 31. STG pentru prima submașină




Figura 32. STG pentru a 2-a submașină [12]

De asemenea trebuie verificată echivalența logică a submașinilor utilizând din programul VIS [116], comanda *equivalence_check* pentru a verifica echivalența secvențială dintre cele două rețele flattenate ale submașinilor prototip și cea descompusă obținută cu *fsmtool*. Submașinile rezultate sunt apoi convertite cu ajutorul programului *kiss2vl* din reprezentarea simbolică de tip STG într-o reprezentare de nivel înalt în limbaj Verilog pentru a le utiliza ca fișiere de intrare într-un flux de proiectare în cadrul mediului integrat de dezvoltare Synplify Pro.

8.4 Rezultatele Implementării

După cum se poate observa din Tabelul 13 și Tabelul 14, din rapoartele de sinteză, prin simularea pe familia Actel 500k, timpul de propagare scade de la 3.246 în mașina prototip la 1.568 în mașina descompusă. De asemenea, numărul de nivele logice scade de la 2 la 1. Numărul de bistabile scade de la 8 la 3 și numărul total de celule utilizate scade de la 29 la 12. Ca o consecință la optimizarea globală, implementarea îmbunătățită obținută demonstrează faptul că frecvența estimată crește de la 286.2 MHz pînă la 550.7 MHz.

Tabelul 13: Raportul pentru exemplul shiftreg.verilog

Cell usage	count	area	count*area
DFF	8	1.0	8.0
NOR2	4	1.0	4.0
NOR3FFT	4	1.0	4.0
NOR3	3	1.0	3.0
IB33	2	0.0	0.0
PWR	1	0.0	0.0
GL33	1	0.0	0.0
OR3	1	1.0	1.0
GND	1	0.0	0.0
OB33PH	1	0.0	0.0
INV	1	1.0	1.0
OAI21TTF	1	1.0	1.0
OR2	1	1.0	1.0
TOTAL	29		23.0
Propagation time:			3.246
Number of logic level(s):			2
Estimated frequency:			286.2 MHz

Tabelul 14: Raportul pentru exemplul shiftreg-top.verilog

Cell usage	count	area	count*area
DFF	3	1.0	3.0
NOR2FFT	3	1.0	3.0
IB33	2	0.0	0.0
PWR	1	0.0	0.0
GL33	1	0.0	0.0
GND	1	0.0	0.0
OB33PH	1	0.0	0.0
TOTAL	12		6.0
Propagation time:			1.568
Number of logic level(s):			1
Estimated frequency:			550.7 MHz

Cei patru pași majori în utilizarea optimizării globale pentru a rezolva problema codării șirurilor de caractere cu lungime fixă sunt:

- a) determinarea reprezentării soluțiilor
- b) determinarea măsurii obiectivului (dimensiunea soluțiilor)
- c) determinarea parametrilor și variabilelor pentru controlul algoritmului
- d) determinarea felului în care este indicat rezultatul și criteriul de terminare a execuției algoritmului

Pentru o mașină secvențială dată, luată ca exemplu și pentru un set specificat de partiții, se pot obține diverse tipuri de descompunere. Submașinile rezultate echivalente au fost apoi prelucrate cu programe de sinteză standard precum Leonardo Spectrum și Synplify Pro, unde au fost obținute diverse rezultate care sunt importante din punct de vedere al implementării tehnologice pe diverse familii de circuite și pentru diverse cerințe de obținere a unei suprafețe optime sau a unei întârzieri minime. Rezultate sunt obținute din prelucrarea unor seturi standard de exemple implementate pe diverse familii tehnologice de circuite. Există situații în care suprafața și timpul de propagare sunt mai mici decât în masina prototip, dar există și situații în care ele depășesc proprietățile inițiale ale mașinii prototip.

Utilizând **optimizarea globală**, în generarea automată a partițiilor, numărul de partiții obținut este redus în mod dinamic la cel mai eficient număr posibil. În timpul procesului de descompunere au fost necesare un set de programe precum: *genfsm*, utilizat pentru generarea automată a mașinilor, *vl2mv*, utilizat pentru a converti exemplele de la nivel verilog în format kiss, *fsmtool*, utilizat pentru a genera seturile de partiții de stări și pentru a realiza descompunerea efectivă a mașinilor prototip, *kiss2vl*, utilizat pentru conversia fișierelor din format kiss în format comportamental de nivel înalt în limbaj verilog, precum și **Vis**, pentru verificarea echivalențelor și funcții de testare a validității submașinilor obținute în decursul procesului de descompunere și optimizare globală.

În tabelul 15 au fost menționate unele soluții experimentale obținute în urma aplicării metodelor de descompunere generală utilizând AG. Ele sunt obținute în urma unui proces de sinteză complet, pornind de la un automat finit generat automat cu programul *genfsm* sau specificate din un set de exemple dat. Automatele de intrare sunt descrise într-un format kiss standard, ele sunt prelucrate și reprezentate în memorie și apoi descompuse cu ajutorul AG care au fost utilizați pentru îmbunătățirea seturilor de partiții obținute cu *fsmtool*. Rezultatele sunt reprezentate în format de ieșire kiss sau verilog pentru integrarea cu programe de sinteză standard. Ele depind de calitatea descompunerii, poziționarea stărilor interne în noile submașini create, precum și tehnologia specificată utilizată.

După cum se poate observa în fiecare coloană, există rezultate specifice pentru fiecare implementare tehnologică iar cele mai bune soluții ale descompunerii pot fi selectate apoi pentru fiecare librărie specificată. Acestea sunt exemple standard și pot fi utilizate pentru obținerea anumitor rezultate experimentale pentru anumite tipuri de partiții aplicate mașinii prototip. Submașinile rezultate obținute din procesul de descompunere cu *fsmtool* au fost apoi sintetizate cu programele Leonardo Spectrum sau Synplify Pro.

FISIER	TEHNOLOGIE	DFD	P I	P O	AREA	DELAY	PORTS	NETS	GATES	INST	ARRIVAL
Example-orig.v	SPARTAN-XL	3	3	1	6	16	4	18	6	15	13.64
Example-top1.v	SPARTAN-XL	3	3	1	5	16	4	17	5	14	13.64
Example-top2.v	SPARTAN-XL	3	3	1	7	16	4	17	7	14	13.64
Example-top3.v	SPARTAN-XL	3	3	1	5	16	4	17	5	14	13.64
Shiftreg-orig.v	SPARTAN-XL	3	3	1	6	16	4	18	6	15	13.64
Shiftreg-top1.v	SPARTAN-XL	4	3	1	12	17	4	25	12	22	13.84
Shiftreg-top2.v	SPARTAN-XL	4	3	1	7	16	4	18	7	15	13.84
Shiftreg-top3.v	SPARTAN-XL	3	3	1	3	8	4	12	3	9	6.90
Example-orig.v	VIRTEX-II	3	3	1	6	7	4	16	6	13	6.73
Example-top1.v	VIRTEX-II	3	3	1	8	7	4	18	8	15	6.73
Example-top2.v	VIRTEX-II	3	3	1	7	7	4	17	7	14	6.79
Example-top3.v	VIRTEX-II	3	3	1	6	7	4	16	6	13	6.79
Shiftreg-orig.v	VIRTEX-II	3	3	1	5	6	4	15	5	12	6.08
Shiftreg-top1.v	VIRTEX-II	4	3	1	9	6	4	25	9	22	6.08
Shiftreg-top2.v	VIRTEX-II	4	3	1	9	6	4	20	9	17	6.03
Shiftreg-top3.v	VIRTEX-II	3	3	1	2	5	4	12	2	9	5.49
Example-orig.v	ALTERA-FLEX10k	3	3	1	9	8	4	18	9	15	8.50
Example-top1.v	ALTERA-FLEX10k	3	3	1	8	10	4	17	8	14	9.60
Example-top2.v	ALTERA-FLEX10k	3	3	1	8	8	4	16	8	13	8.50
Example-top3.v	ALTERA-FLEX10k	3	3	1	8	10	4	16	8	13	9.60
Shiftreg-orig.v	ALTERA-FLEX10k	3	3	1	8	8	4	17	8	14	8.50
Shiftreg-top1.v	ALTERA-FLEX10k	4	3	1	13	11	4	24	13	21	10.70
Shiftreg-top2.v	ALTERA-FLEX10k	4	3	1	7	4	4	15	7	12	4.40
Shiftreg-top3.v	ALTERA-FLEX10k	3	3	1	3	4	4	10	3	7	4.40
Example-orig.v	ASIC-SCL05u	-	-	-	88	-	4	19	88	14	2.80
Example-top1.v	ASIC-SCL05u	-	-	-	82	-	4	17	82	13	2.31
Example-top2.v	ASIC-SCL05u	-	-	-	85	-	4	18	85	13	2.50
Example-top3.v	ASIC-SCL05u	-	-	-	89	-	4	21	89	15	2.43
Shiftreg-orig.v	ASIC-SCL05u	-	-	-	125	-	4	27	125	21	2.34
Shiftreg-top1.v	ASIC-SCL05u	-	-	-	179	-	4	35	179	28	4.29
Shiftreg-top2.v	ASIC-SCL05u	-	-	-	38	-	4	10	38	7	0.80
Shiftreg-top3.v	ASIC-SCL05u	-	-	-	45	-	4	12	47	9	1.45

Tabel 15. Rezultate experimentale obținute pentru setul de test în procesul de optimizare

Pe parcursul testării algoritmilor de descompunere s-au utilizat fișiere din setul standard de teste MCNC, precum și fișiere generate automat cu programul *genfsm*. Exemplele au fost apoi sintetizate și optimizate pe mai multe seturi standard de circuite FPGA de la Xilinx, familia Spartan XL și Virtex-II, precum și de la Altera, familia Flex-10k. De asemenea s-a încercat și o implementare pe setul ASIC SCL05u. Rezultatele diferă în funcție de particularitățile fiecărui set în parte, unele sunt mai bune, altele mai puțin bune. Scopul este de a obține rezultate cât mai bune pentru fiecare set de circuite în parte, pentru optimizarea cât mai eficientă a numărului de unități tehnologice utilizate în fiecare caz în parte.

Pe parcursul procedurii de descompunere a automatului prototip s-a realizat o optimizare a funcției de ieșire, în sensul că aceasta a fost calculată doar o singură dată pentru un singur subautomat, restul subautomatelor obținute au contribuit doar la menținerea corectitudinii funcțiilor de tranziție necesare păstrării echivalenței funcționale a circuitului rezultat cu circuitul prototip.

8.5 Concluzii și implementări viitoare

În acest capitol s-au construit și utilizat un număr de programe standard precum **genfsm**, **fsmtool** și **kiss2vl**, pentru a implementa partea teoretică și pentru a putea obține și anumite rezultate experimentale și practice. Am demonstrat potențialul și eficiența programelor realizate de a genera o mașină de stări finite precum și submașinile aferente, de a aplica o procedură de **optimizare globală** asupra descompunerii generale utilizând un set de partiții generate manual sau automat și posibilitatea de a obține submașini valide pentru a reduce complexitatea fiecărei submașini în timp ce numărul de submașini obținute este cât mai redus. Această etapă de pre-sinteză poate fi ușor integrată într-un program de sinteză standard și prin abordarea sa generală poate fi ușor adaptat pentru diferite probleme de optimizare precum descompunerea funcțiilor logice complexe și implementarea optimală pe familii tehnologice specifice cu un număr variabil de porți logice în structurile lor interne, de diferite mărimi și suprafețe de implementare.

Acest proces standard poate fi îmbunătățit în viitor prin găsirea unei metode alternative de a testa rezultatele optimale găsite în urma unei etape de generare a rezultatelor. Necesitatea utilizării unui program extern standard pentru evaluarea rezultatelor poate fi înlocuită cu o funcție obiectiv internă într-un proces de îmbunătățire a calității soluțiilor obținute. Această îmbunătățire va reduce timpul de execuție precum și complexitatea procesului de optimizare.

Capitolul 9

Strategii Evolutive

9.1 Noțiuni introductive

În prezent evoluția tehnologică a ajuns la un nivel în care sinteza logică este integrată cu sinteza de nivel înalt. Problema descompunerii circuitelor complexe a fost abordată înca de la începuturile proiectării asistate de calculator a circuitelor digitale. Studiind proprietățile funcțiilor complexe devine posibil de a le reprezenta prin intermediul mai multor funcții simple echivalente. Utilizând proprietățile lor funcționale se pot descompune circuite mari și complexe în sisteme cu circuite mai mici care pot fi obținute într-o perioadă de timp mai scurtă și sunt mai ușor de întreținut. În cazul programelor de sinteza logică multinivel, cum ar fi MVSIS [77], pot apărea probleme specifice cum ar fi generarea unor circuite de performanță scăzută atunci când sunt abordate funcții complexe. Prin descompunerea circuitului complex în mai multe subcircuite mai simple, procedura de sinteză poate fi simplificată. Descompunerea unei mașini secvențiale implică găsirea a două sau mai multe partiții ale mașinii originale, fiecare partiție corespunzând unei submașini care funcționează în paralel cu celelalte pentru a respecta comportamentul inițial al circuitului. Partițiile rezultate în timpul procesului de descompunere din combinarea stărilor mașinii inițiale devin noi stări în noile submașini create. Algoritmii de descompunere necesari sunt specifici pentru anumite topologii de descompunere de tip paralel, cascadă, generală sau arbitrară.

Proiectarea circuitelor electronice este în general un proces complicat și durează perioade îndelungate de timp, necesitând în același timp cunoștințe despre reguli ample specifice domeniului. Pentru a simplifica și a scădea perioada de proiectare au fost studiate metode de calcul evolutiv care au fost mai apoi aplicate cu succes problemelor de optimizare a proiectării sistemelor complexe. [13] Cercetări recente au demonstrat că este posibil de a proiecta circuite electronice utilizând tehnologii de optimizare evolutive. Acest nou domeniu de cercetare a devenit cunoscut sub numele de **hardware evolutiv**. Avantajul său proeminent este faptul că proiectarea evolutivă va permite în mod inevitabil explorarea automată a unui set de posibilități mult mai bogate într-un spațiu de căutare care trece peste limitările metodelor convenționale. Acest lucru înseamnă că tehnologiile evolutive vor ajuta la simplificarea și micșorarea perioadei de descompunere a circuitelor complexe și pot produce soluții îmbunătățite la o problemă dată.[40]

9.2 Paradigma evolutivă

Dacă dezvoltarea este o adaptare pe o scară a vieții, evoluția este o adaptare pe scara istorică. După cum s-au remarcat, în 1950, oameni de știință precum Turing și von Neumann au fost interesați în modelarea și înțelegerea fenomenelor biologice în termeni de procesări naturale ale informației. Începutul erei calculatoarelor a promovat tendința de simulare a proceselor și a modelelor naturale și a condus la dezvoltarea unor modele evolutive artificiale.

Prima abordare în acest sens a fost realizată în 1950 de către Fraser, a cărui muncă a fost modelarea fenomenelor biologice prin intermediul calculatorului digital. Cu doar un an mai târziu, Friedberg a conceput un model evolutiv într-o abordare modernă, în care el a menționat în mod explicit că este utilizat pentru programare automată. Aceste două abordări sunt considerate începuturile calculului evolutiv. În 1962, John H. Holland inventează Algoritmii Genetici, denumiți în continuare **AG** [70], la început ca sisteme clasificatoare, care sunt dezvoltați ulterior pe direcția înglobării în aceștia a mecanismelor de adaptare din lumea biologică. Printre primele aplicații ale AG se află problema controlului curgerii unui gaz dintr-o conductă în regim staționar tranzitoriu.

La mijlocul anilor 1960 au fost definite trei din cele patru mari domenii de **calcul evolutiv**[105]:

- Programare Evolutivă (EP), *Lawrence Fogel*
- Algoritmi Genetici (AG), *John H. Holland*
- Strategii Evolutive (SE), *Bienert, Rechenberg, Schwefel*

Primul care a utilizat AG pentru optimizare a fost K.A. De Jong în 1975. Holland (1975) dă un cadru teoretic pentru adaptarea implementată în AG. Principalele trăsături ale AG dezvoltați inițial sunt legate de folosirea noțiunii de populație de cromozomi și de operatori genetici – crossover, inversiune, mutație. AG lucrează cu șiruri de biți $(0,1)$. [75]

Rechenberg I. prin lucrările din 1965 și 1973 introduce metoda de **Strategie Evolutivă**, denumită în continuare **SE**, care imită principiile evoluției naturale pentru optimizarea unei probleme cu parametri definiți în spațiul numerelor reale. La început această metoda a fost o procedură de căutare experimentală a optimului și, ulterior, a devenit o tehnică computațională. Domeniul este dezvoltat de Schwefel (1975, 1977), Bäck și Hoffmeister (1991). Inițial această metodă a folosit pentru populația de start doi indivizi, un părinte și un urmaș rezultat dintr-o mutație a părintelui. Ulterior această schemă a fost dezvoltată cu populații din mai mulți indivizi și cu operatori de crossover.

Tehnica de **Programare Evolutivă**, denumită în continuare PE, a apărut o dată cu lucrarea lui L.J. Fogel, A.J.Owens și M.J. Walsh din 1966, unde tratează problema căutării în spațiul soluțiilor unei mașini cu un număr finit de stări, legată de predicția prin metode evolutive a șirurilor simbolice generate cu procese Markov și serii de timp nestaționare. Soluțiile obținute prin mutații aleatorii ale diagramei stărilor de tranziție au fost evaluate pe baza fitness-ului lor.[56]

Koza, J.R. în 1990 propune pentru găsirea celui mai potrivit program care rezolvă o anumită problemă o nouă metodă numită **Programare Genetică** [66], denumită în continuare **PE**, care este de fapt un AG[52] folosit pentru urmărirea evoluției unor programe scrise în LISP, de exemplu. [24]

După o perioadă de stagnare, acest domeniu s-a maturizat într-un domeniu comun de cercetare abia în anii 80'-90' (Goldberg 1989)[41], o dată cu acceptarea termenului de calcul evolutiv ca titlu sugestiv asupra întregului domeniu de cercetare, și la primele conferințe de Calcul Evolutiv, denumit în continuare CE.[72] Inspirat din biologie, vocabularul specializat CE derivă direct din evoluția naturală. Cu toate acestea, unii termeni și-au mai schimbat sensul și, mai mult, au căpătat un sens precis, specific științei calculatoarelor. Pentru început, cuvântul definitiv pentru AG, și pentru ceilalți algoritmi evolutivi, este **evoluția**. Ceea ce este „evoluat” în AG este *genomul* sau *genotipul* sau *fenotipul* sau *cromozomul*. Fiecare genom este un individ al unei populații. Noțiunea de individ poate fi luată ca un simplu șir, sau comportamentul implicat de execuția unui șir, prin urmare există un genotip și un fenotip. Funcția de *fitness* a unui individ este echivalentul în evoluția naturală a capacității sale de supraviețuire. Un fitness mai ridicat îmbunătățește probabilitatea de a fi selectat pentru reproducere. *Reproducerea* unui individ este o copie a genomului său, alterată în mod aleatoriu în cazul *mutației*, sau alterată în funcție de alt individ selectat în cazul *intersecției*. *Copiii* sau *urmașii* unui individ sunt genomii rezultați din aceste alterări. Dacă toată populația este înlocuită de urmași, atunci noua populație este denumită *generația următoare*.

În mod uzual există doar două componente ale celor mai mulți AG care sunt dependente de problemă: *codificarea problemei* și *funcția de evaluare* care este de obicei dată ca o parte a descrierii problemei. Mărimea spațiului de căutare este specificată printr-un număr de poziții binare utilizate în codificarea problemei. Pentru o codificare pe un șir de biți de lungime L , mărimea spațiului de căutare este 2^L și formează un hipercube. AG specifică muchii ale acestui hipercube L -dimensional. Fiecare codificare binară este un „cromozom” care corespunde unei muchii din hipercube și este un membru din $2^L - 1$ hiperplane diferite, unde L este lungimea codificării binare. Este de asemenea relativ ușor de observat că $3^L - 1$ hiperplane de partiții pot fi definite peste tot spațiul de căutare. Pentru fiecare L poziții în șirul de biți pot exista valorile $\{*, 0, 1\}$ ceea ce rezultă în 3^L combinații posibile. Stabilirea faptului că fiecare șir este un membru din cele $2^L - 1$ partiții de hiperplane nu furnizează prea multe informații dacă fiecare punct din spațiul de căutare este examinat izolat. Aceasta este cauza pentru care noțiunea de căutare bazată pe populații de soluții este critică pentru AG. [66]

O populație de puncte luate ca exemplu furnizează informații despre un număr mare de hiperplane. Mai mult, hiperplanele de nivel scăzut trebuie specificate prin numeroase puncte din populație. Paralelismul implicit implică faptul că mai multe hiperplane de soluții sunt rezolvate simultan în paralel. O parte cheie a paralelismului implicit la AG derivă din faptul că sunt evaluate mai multe hiperplane atunci când este evaluat un șir de soluții.[103]

Teorema Schemei furnizează un nivel mai apropiat în schimbarea nivelului de evaluare pentru un singur hiperplan de la generația t la generația $t+1$ (Holland 1975). Un șir de biți identifică o schemă particulară dacă acel șir de biți poate fi construit din acea schemă prin înlocuirea simbolurilor $*$ cu valoarea potrivită a biților. Toate șirurile de biți care identifică o schemă particulară sunt conținute în partiția hiperplanului reprezentat de către acea schemă.

9.3 Comparație între SE, PE și AG

Toți acești algoritmi au la origine același model, fiecare accentuând anumite caracteristici ca fiind cele mai importante din procesul evoluției. Cea mai definitivă diferență este dată de interpretarea rolului operatorilor genetici. PE nu folosește recombinarea (crossover-ul) în timp ce AG consideră aceasta ca avînd un rol principal, minimalizînd influența mutației (folosită de PE). În AG, mutațiile sunt inversiuni de biți, pur aleatorii, avînd o frecvență mică. Strategiile evolutive folosesc ambii operatori. Atît PE cît și SE folosesc un zgomot de distribuție gaussiană, avînd media zero pentru a perturba toate variabilele obiectiv.

În plus, SE folosesc o distribuție log-normală pentru deviațiile standard ale mărimii pașilor de mutație (pentru scalarea lor) și o distribuție normală pentru covariante.

Recombinarea parametrilor în SE este folosită pentru a realiza autoadaptarea, proces care se desfășoară în PE fără intervenția recombinării. Altfel spus, PE este o abstractizare a evoluției la nivelul populațiilor care se reproduc (specii), astfel că mecanismele de recombinare nu sunt folosite, deoarece recombinarea nu are loc între specii. În SE abstractizarea evoluției este la nivelul manifestării individului și aici informația de autoadaptare este „pur” genetică, astfel că sunt raționale diferite forme de recombinare (crossover). Practica a arătat că eficacitatea unor astfel de operatori genetici depinde puternic de problema de rezolvat.

În AG de obicei se face o codificare a soluțiilor posibile problemei analizate în șiruri de simboluri semnificative (de obicei de tip boolean) care reprezintă genomul (genotipul). Dacă funcția obiectiv nu este o funcție pseudo-booleeană, fiecare șir va fi decodificat într-un set de variabile de decizie corespunzătoare (fenotipul) înainte de a fi evaluat fitness-ul indivizilor populației. AG folosiți pentru modelarea proceselor adaptive recurg la șiruri binare, la operatori de crossover și mutație. PE folosește reprezentarea care derivă din problemă.

Toate cele trei clase de CE (canonic) dau indivizilor o durată medie de viață de o generație, adică indivizii au descendenți numai odată la un moment dat, iar părinții selectați pentru o nouă iterație sunt tratați ca noi descendenți.[96] AG și PE insistă asupra selecției probabiliste, implementată diferit în cele două tehnici. SE folosesc un mecanism de selecție strict determinist, fiind *extinctive*, în sensul excluderii clare a indivizilor cei mai slabi. În PE unii indivizi sunt excluși din selecție în timp ce AG folosesc *prezervarea*, în sensul că fiecare individ primește o probabilitate de selecție diferită de zero. Mecanismul elitist este implicit în selecția din PE, iar în SE apare selecția $(\mu + \lambda)$ -ES. SE lucrează cu un surplus de descendenți dacă $\lambda > \mu$. Aceasta este de folos în cazul lucrului cu condiții de tip inegalități, cînd violarea lor duce la „moartea” descendenților respectivi. În AG elitismul se folosește numai dacă este exprimat explicit.

AG și PE alocă probabilități de împerechere și reproducere a indivizilor în raport cu valorile relative ale fitness-ului (funcției obiectiv) sau prin referințe la pozițiile relative rezultate din clasificarea după rang. Convergența globală cu probabilitatea unu, cu certitudine, este demonstrată teoretic la toate formele simplificate de CE. Rezultatele asupra ratei de convergență sunt cunoscute la SE și la PE, pentru funcții test simple. Investigațiile teoretice din AG se bazează pe teorema schemei, care nu poate estima rata de convergență a algoritmului.

9.3.1 Rezumat al caracteristicilor

Caracteristicile principale ale CE – SE, PE, AG sunt descrise pe scurt după cum urmează:

Reprezentarea: SE, PE – valori reale , AG – valori binare.

Fitness-ul: SE – valori ale funcției obiectiv, PE,AG– valori scalate ale funcției obiectiv

Autoadaptarea: SE – deviații standard și unghiuri de rotație, PE – coeficienți de corelație, variante, AG – nu au.

Mutația: SE – operator principal, gaussiană, PE – operator, gaussiană, AG – operator de bază, inversare de biți.

Recombinarea: SE – discretă și intermediară, importantă pentru autoadaptare, PE – nu, AG – operator principal, crossover în z puncte, crossover uniform.

Selectia: SE – deterministă, extinctivă sau bazată pe prezervare, PE – probabilistă, extinctivă, AG – probabilistă , bazată pe prezervare.

Conditii: SE – relații de inegalitate arbitrare, PE – nu, AG – limite simple prin mecanismul de codificare.

Teorie: SE – rata de convergență pentru cazuri speciale, $(1 + 1) - ES$, $(1 + \lambda) - ES$, convergență globală pentru $(\mu + \lambda) - ES$, PE – rata de convergență cazuri speciale $(1 + 1) - ES$, convergență globală pentru $(1 + 1) - ES$, AG – teoria prelucrării schemelor, convergență globală pentru versiunea cu selecție elitistă.

Datele care arată diferențe între algoritmi similari, cum sunt cei discutați aici, demonstrează că în prezent încă nu s-au formulat pe deplin principiile fundamentale care să stea la baza CE.

În această lucrare ne vom referi în mod special la AG întrucit dintre toate tehnologiile studiate se preteaza cel mai bine asupra mapării spațiului de soluții pe vectori binari care conțin codificările soluțiilor problemelor propuse. Prin urmare se va studia în detaliu abordarea soluției din punct de vedere al implementării și lucrului cu operatorii genetici.

9.4 Evoluția

Domeniul *vieții artificiale*, dezvoltat în contextul tehnicilor amintite anterior și în paralel cu acestea, nu are ca obiectiv principal să modeleze cât mai exact viața biologică, ci să investigheze cum forma noastră de viață (de pe Pamânt) provine din componente lipsite de viață. Numeroase probleme științifice de inginerie, de finanțe sau sociale, se pot rezolva cu ajutorul algoritmilor evolutivi. Ei au fost folosiți cu succes într-o mare varietate de probleme de *optimizare*, dintre care optimizarea numerică și optimizarea combinatorie [22]. Aplicațiile includ găsirea parametrilor unor probleme matematice, probleme de cablare complexă multistrat, programe de distribuire a locurilor de muncă sau de strategie a pregătirii personalului (compania aeriană KLM), de utilizare a forței de muncă și de optimizare a fluxului de producție, reducerea vibrațiilor în rotoarele pentru elicoptere (studii la Bell Helicopters), optimizarea traiectoriei brațului unui robot,[106] dirijarea vehiculelor, tehnici de interogare a bazelor de date, aplicații de optimizare în sisteme de comunicații, găsirea drumului minim în rețea, etc. De asemenea, mașinile care au posibilități de învățare folosesc algoritmi evolutivi în sarcini de clasificare și predicție.

Teoria evolutionistă (darwinistă), bazată pe selecția naturală, susține că indivizii unei specii de animale sau plante care se adaptează mai bine la mediu au probabilitatea mai mare de a supraviețui și deci de a da urmași. Proprietățile fenotipului sunt cruciale pentru adaptarea la un mediu specific de viață. De-a lungul generațiilor repetate, indivizi cu caracteristici mai potrivite mediului în care trăiesc, se vor perpetua în detrimentul celor care nu se adaptează, care vor dispărea. Astfel, *fitness*-ul (performanța), unui organism se poate defini în două moduri. El reprezintă probabilitatea ca organismul să trăiască pentru reproducere adică să fie *viabil* sau *fitness*-ul este funcție de numărul de descendenți ai organismului respectiv, adică legat de *fertilitate*. Deși mediul acționează prin selecția fenotipurilor, eliminând competitorii slabi, ceea ce selectează evoluția este genotipul.

Selecția naturală în lumea biologică este oarbă, „nu privește înainte”, nu calculează consecințele și nu are un scop precizat. Acestea sunt deosebiri semnificative față de CE dezvoltat în domeniul *Inteligenței Artificiale*. [69] Astfel, tehnicile de calcul înlătură „deficiențele” existente la evoluția naturală folosind baza de cunoștințe asociată problemei de rezolvat. Este interesant de subliniat că procese (aparent) foarte simple, care stau la baza selecției naturale, conduc la niveluri de specializare și complexitate remarcabile. Trebuie amintit că în natură procesul de evoluție are loc pe o scară de timp foarte mare și la o populație extrem de numeroasă, în foarte multe generații, condiții care nu sunt obținute în calculele numerice.[126]

9.5 Codificarea și transmiterea informației. Cromozomi

AG folosesc termeni similari cu cei din biologie (genetica moleculară) în sensul cel mai simplu al acestor noțiuni. ADN-ul este purtătorul de informație al vieții și evoluției, esențial în mecanismul de apariție al unui individ, adică a *fenotipului*, pe baza planului de construcție general al speciei, adică a *genotipului*. *Ontogeneza* unui organism este dezvoltarea acestuia de la momentul apariției unui *zigot* fertilizat și pînă la moartea sa. O celulă care conține două seturi de cromozomi se numește diploidă, altfel se numește haploidă, adică posedă un set unic de cromozomi în fiecare celulă.

Fiecare cromozom conține mii de *gene*, care sunt blocuri funcționale ale ADN. Fiecare pereche de gene determină particularități specifice la descendenți, caracteristici fizice, sau mentale (culoarea ochilor, grupa de sânge), numite *fenotip*. Fiecare genă din cromozomii omologi poate avea expresii diferite, numite *alele*, care corespund valorii genelor respective.

Combinățiile posibile ale perechilor de gene, adică un set particular de gene, distribuit pe mai mulți cromozomi, reprezintă *genotipul*, respectiv „rețeta” specifică unui individ. Întregul material genetic al unei celule este denumit *genom*.

În prelucrarea informațiilor cu AG, aceștia lucrează cu **cromozomi** (soluții posibile ale problemei), care reprezintă codificarea prin șiruri de simboluri sau numere (de obicei șiruri binare) a caracteristicilor problemei de rezolvat. Subșirurile care codifică diferiți parametri ai problemei constituie genele cromozomilor. Cromozomii reprezintă genotipul (codificarea soluției), în timp ce fenotipul este soluția ca atare. O singură soluție a problemei (un cromozom) se exprimă prin termenul de „membru al populației” sau „individ din populație”.

La parcurgerea unui AG se trece prin mai multe etape în procesul de reproducere, în care o populație este înlocuită prin apariția unei noi generații (populații). Se creează aleatoriu o populație inițială (de soluții posibile ale problemei de rezolvat) de indivizi (cromozomi). Fiecare cromozom poate fi considerat ca un punct în spațiul de căutare al soluțiilor posibile ale problemei. Urmează executarea unor iterații, care includ selecția celor mai bune soluții și realizarea de recombinări, folosind operatori specifici. În acest proces, populația de cromozomi este înlocuită succesiv (la un nou ciclu) de o altă populație, pe baza unei funcții de fitness, ce asigură un scor fiecărui cromozom din populația curentă. Uneori pot exista mutații asupra unor soluții. Prin selecția soluțiilor bune din cursul iterațiilor, respectiv prin alegerea succesivă a cromozomilor, calculatorul va genera soluții din ce în ce mai bune, similar cu fenomenul de evoluție naturală, care produce indivizi din ce în ce mai adaptați mediului înconjurător. În calculul evolutiv, membrii populației „se nasc”, se „împerechează” și „mor” în câteva microsecunde, astfel că schimbările majore în populație se fac foarte rapid.

9.6 Operatorii genetici

AG includ noțiunile fundamentale ale geneticii; folosesc natura ca sursă de inspirație, fără a crea însă modele care să urmeze îndeaproape mecanismele din natură; dezvoltă metode care se transpun ușor în limbajul calculatoarelor. În forma cea mai simplă AG conțin trei operatori: *selecția*, *mutația* și *variația*.

Selecția este operatorul prin care cromozomii unei populații de soluții sunt aleși pentru reproducere. Cu cât acești cromozomi sunt mai potriviți ca soluții ale problemei de rezolvat, cu atât ei sunt aleși de mai multe ori pentru reproducere. Selecția este operatorul care impune o anumită desfașurare a procesului de evoluție, prin preferarea indivizilor mai buni pentru a supraviețui și a se reproduce.

Crossover-ul constă în cazul AG în schimbul de „material genetic” la recombinarea dintre doi cromozomi care nu sunt în perechi, cum este cazul părinților haploizi. Acest operator realizează un schimb de informații între indivizii populației, transmitându-le la descendenți. Astfel, șirurile de biți (cromozomii) 011001 și 111000 după crossover, începând de exemplu cu poziția a patra, conduc la urmașii 011000 și 111001. Rata (probabilitatea) de crossover determină dacă operația are loc sau nu. Rata 1 semnifică un crossover cert, iar rata 0

arată că nu va avea loc nici un crossover. Prin crossover, indivizi cu alele bune (în sensul de utile în stabilirea soluției problemei) pentru diferite gene nu vor mai competiționa între ei și pot rezulta descendenți cu ambele gene bune. Crossover-ul poate avea loc într-un punct, în două puncte atunci când se schimbă secțiunea dintre cele două puncte, în n puncte sau poate fi uniformă, atunci când se schimbă un număr mare de gene.

Mutația, este o operație unară, și se obține prin înlocuirea unui bit (0 sau 1) sau a unui simbol al alfabetului folosit, pentru un locus ales aleatoriu, cu bitul complementar (1 sau 0) sau cu un alt simbol ales aleatoriu din alfabet. Mutația introduce inovația în populația de indivizi, prin generarea unor variante ale acestora. De exemplu, dacă șirul 110011 suferă o mutație în poziția patru rezultă șirul 110111. Mutația poate avea loc în orice poziție din șir, cu o probabilitate de obicei foarte mică. Se mai folosește și operatorul de *inversiune*, care între două poziții fixate din cromozom inversează ordinea genelor. Mutația de *inversiune* este diferită de mutația de *reinițializare* (unde este reinițializat un bit), deoarece inversiunea se referă la schimbarea unui bit, iar inițializarea are numai 50% șanse de schimbare a bitului. Pentru date de alt tip decât șirul de biți, operatorul mutație de reinițializare face ca genele să fie reinițializate aleatoriu. În AG mutația se face și sub alte câteva forme. Mutația în *trepte* se produce prin adăugarea sau scăderea unei valori, de obicei mică, la valoarea curentă a genei. Acest tip de mutație este foarte eficientă deoarece prin distribuția gaussiană sunt șanse mari de a produce modificări mici și în mod progresiv aceste modificări conduc la o modificare majoră. Modificarile mici produc îmbunătățiri ale performanțelor soluției, iar o schimbare majoră ocazională permite ieșirea dintr-un minim local, din spațiul de căutare a soluțiilor.

În prelucrările cu șiruri binare, crossover-ul joacă un rol mult mai mare decât mutația în procesul de căutare a soluțiilor. Dacă în reprezentările binare mutația este un operator slab, în probleme cu codificări ale soluțiilor cu un alfabet extins mutația poate avea variante multiple și devine un operator puternic. De exemplu, cu reprezentarea în numere reale se pot afișa variabile cu distribuție aleatorie (cu distribuție normală) la valorile existente și în acest fel să apară schimburi mici sau majore în populație. Crossover-ul este un operator util atunci când în populație există gene scurte, semi-independente. În cazurile în care sunt gene dependente, așezate la distanță în cromozom, crossover-ul poate duce la efecte constructive, în sensul obținerii de soluții viabile, cum este cazul optimizării unei rețele neuronale, unde grupuri de ponderi din zone diferite ale unui cromozom sunt corelate, condiționându-se reciproc. Utilitatea operatorului de crossover pentru o aplicație particulară poate fi estimată numai prin încercări experimentale.

Variația este un operator mai rar utilizat în care biții se schimbă astfel încât numerele codificate de șirul de biți cresc sau scad încet, modificări neîntâlnite la ceilalți operatori genetici. Dacă mutația schimbă un bit unic al șirului (cromozomului), variația modifică valoarea codificată în acel șir cu un mic increment sau decrement. Încrucișarea într-un punct schimbă fragmentele alăturate ale șirurilor pereche. Pentru încrucișări multipunctuale se schimbă între parteneri numai fragmentele între pozițiile fixate pentru crossover.

9.7 Reprezentarea soluțiilor

Pentru rezolvarea unei probleme cu AG se începe cu proiectarea unei reprezentări a soluției acestei probleme. Reprezentarea este atât de importantă pentru acest domeniu încât se poate spune că AG se pot aplica oriunde se poate găsi o exprimare potrivită a soluției problemei. O soluție poate fi orice valoare care este posibilă de interpretat pentru a fi soluția corectă sau răspunsul final al problemei. [1]

Cea mai folosită formă de reprezentare a unei soluții este un șir de caractere dintr-un alfabet prestabilit $\{0,1\}$, $\{0,1,*\}$, $\{0,1,\dots,9\}$, $\{A,B,\dots,Z\}$. În general orice tip de date (numere, șiruri, structuri) pot fi codificate ca șiruri de biți. Genele care marchează elemente ale unei soluții, sunt reprezentate prin biți sau blocuri de biți adiacenți. În cazul cromozomului constituit dintr-un șir de biți ai alfabetului binar, o alelă reprezintă caracterul 0 sau 1. Pentru un alfabet mai larg se multiplică și numărul de alele posibile în fiecare locus al genelor.

Lungimea șirului de caractere depinde de alfabetul folosit și de cantitatea de informații ce trebuie înmagazinată în acest șir. Un șir este analog cu un cromozom sau un set de cromozomi. Dacă se reprezintă o soluție cu un șir de 12 biți și se utilizează alfabetul $\{0,1\}$ se poate exprima un set de valori de 12 variabile sau parametri, unde fiecare bit ia o valoare binară (0 sau 1) a unui parametru. Fiecare parametru sau bit este analog unei gene. Dacă valorile parametrilor sunt mai multe decât valorile binare 0 sau 1, atunci o soluție de 12 biți poate să reprezinte valorile a 3 parametri în cazul în care fiecare parametru folosește 4 biți, de la 0000 la 1111 sau în zecimal de la 0 la 15. În acest caz se poate spune că soluția sau cromozomul are 3 gene.

Reprezentarea binară, folosită de obicei în AG tradiționali, prezintă o serie de neajunsuri atunci când se aplică la probleme numerice multidimensionale, ce reclamă o precizie ridicată. Astfel, pentru a manevra 100 de variabile în domeniul $[-500, 500]$, cu o precizie de 6 cifre, lungimea vectorului soluție binar este de 3000. Acesta generează un spațiu de căutare de 10^{1000} , unde AG devine inefficient în găsirea soluției. Totuși alfabetul binar oferă numărul maxim de scheme pe bit de informație în raport cu orice altă codificare, fapt ce a determinat ca reprezentarea binară să domine dezvoltările în AG. Reprezentarea binară facilitează și tratările teoretice ale AG, analize care sunt cele mai avansate din punct de vedere formal, matematic, din tot spectrul de metode de calcul evolutiv.[42]

Genotipul unui „individ”, în AG care folosesc șiruri de biți pentru reprezentarea cromozomilor, este dat de configurația biților din cromozomii individuali. Până de curând noțiunea de fenotip nu era folosită de AG, dar dezvoltări recente au introdus această noțiune, de exemplu în codificarea prin șiruri de biți a unei rețele neuronale alături de considerarea rețelei neuronale ca atare.

Reprezentarea printr-un șir de caractere a unei soluții este uzuală în AG, dar există și alte forme de reprezentare mai potrivite pentru aplicații concrete, cum ar fi soluția sub forma unui graf [18], a unei matrici, etc.

9.8 Blocuri de construcție și scheme

În forma cea mai generală se poate spune că AG lucrează prin descoperirea, accentuarea și recombinarea unor „blocuri” bune ale soluțiilor unei probleme într-o manieră de acțiune paralelă. Mai exact, dacă soluțiile sunt constituite din șiruri de biți în care există combinații ale părților optime ale soluțiilor bune, se obține un fitness mai mare al șirului în care sunt prezente, în raport cu șirurile care nu conțin astfel de combinații. În acest caz se pune problema asemănărilor care există între cromozomii diferiți ai unei populații. AG urmăresc ca genele bune să supraviețuiască în detrimentul genelor proaste, care sunt eliminate. Tot acest proces este oarecum similar cu metoda *divide et impera*. [2]

O formalizare a componentelor sau blocurilor optime dintr-o soluție a fost dată de Holland, care a introdus pentru aceasta noțiunea de schemă. Schema (H) este un set de biți dintr-un alfabet cu trei caractere, descrisă de *template*-uri (sabioane) compuse din cifre aparținând setului $\{0, 1, *\}$, unde $*$ înlocuiește oricare din celelalte caractere ale alfabetului.

Schema este o generalizare a unei părți a unui șir. H definește hiperplane în spațiul n -dimensional, unde n este lungimea șirului de biți. Schema descrie o submulțime a unui cromozom unde se păstrează pentru toți membrii anumite poziții fixe. $H = 1**1***0$ este o schemă de lungime $\lambda = 8$, care reprezintă toate șirurile ce conțin 8 biți care încep cu cifra 1, se termină cu cifra 0 și au cifra 1 în poziția 4. Aici H are trei biți definiți (1,1,0) și se spune că este de ordinul 3, deci ordinul $\theta(H)$ este numărul de poziții fixe ale schemei. Distanța dintre cei mai îndepărtați biți definiți, ficși și diferiți de $*$ reprezintă lungimea definitorie pentru H , notată cu $d(H)$, care în acest caz este egală cu 7. Această lungime dă numărul punctelor de încrucișare situate în zona semnificativă a schemei. Șirurile care se potrivesc la șablonul H sunt numite *instanțe* ale lui H . La structura H prezentată corespund instanțele 10010000, 11111110, 11010110, etc. Nu toate submulțimile posibile ale mulțimii de șiruri de lungime n se pot defini ca scheme. În teoria AG se consideră că operatorii pentru selecție, mutație și crossover acționează efectiv asupra componentelor de tipul schemelor.

Un șir de biți de lungime n reprezintă o instanță a 2^n scheme diferite. Cu alte cuvinte o schemă care conține n simboluri $*$ corespunde la 2^n soluții (șiruri), deoarece $*$ poate lua valoarea 1 sau 0. Orice populație de s șiruri de lungime n include instanțe pentru un număr de scheme diferite cuprins între 2^n și $s \times 2^n$. Limita inferioară se atinge atunci când toate cele s șiruri sunt identice. În acest caz, numărul de scheme este cel corespunzător pentru un singur șir. Șirul 11 este o instanță pentru următoarele scheme: 11, 1*, *1, **. Dacă se consideră că toate soluțiile sunt diferite, în număr de s , fiecare conținând 2^n scheme, rezultă limita superioară de $s \times 2^n$. În realitate acest număr nu este atins deoarece diferite șiruri de soluții corespund la aceeași schemă. Astfel o populație de două șiruri 00 și 11, conține 7 scheme: 11, 1*, *1, **, 00, 0*, *0, iar limita superioară în acest caz este $2 \times 2^n = 8 > 7$, deoarece schema ** este conținută în șirurile 11 și 00. Într-un set de șiruri de lungime n sunt posibile 3^n scheme diferite deoarece pentru fiecare poziție din șir sunt trei alternative: 0, 1 și $*$.

AG evaluează la o anumită generație fitness-ul pentru s șiruri din populație, dar conform celor de mai sus el estimează fitness-ul mediu, sau media fitness-urilor tuturor instanțelor posibile, ale unui număr mult mai mare de scheme. Schemele nu sunt reprezentate sau evaluate explicit de AG și nici nu sunt calculate fitness-urile medii pentru ele. Cu toate acestea, într-un AG crește sau descrește numărul de instanțe corespunzătoare schemelor din populație, ceea ce corespunde la evaluări pentru scheme și pentru fitness-ul mediu.

9.9 Considerații asupra operatorilor genetici

Crossover:

Fie schemele H_1 : *1***1 și H_2 : ***01* care sunt conținute în șirul S_1 : 110011. Când S_1 suferă de un crossover după poziția celui de-al doilea bit cu șirul S_2 : 101110 din populație, rezultă descendenții S'_1 : 111110 și S'_2 : 100011. La acești urmași schema H_1 a dispărut, deoarece primul bit definit (1 în poziția a doua din S_1) se va afla într-un șir după crossover (S'_1), iar bitul 6 din șirul S_1 va trece la alt șir (S'_2). În schimb, schema H_2 se pastrează după crossover deoarece ambii biți definiți de această schemă (01 din pozițiile 4 și 5 în S_1) se regăsesc după crossover în același șir (S'_2). Schema H_2 va fi distrusă dacă locul de încrucișare este după bitul 4, iar schema H_1 se va regăsi în descendenți dacă crossover-ul are loc după primul bit. Deci o schemă va supraviețui sau va fi distrusă în funcție de doi factori: modelul schemei și poziția în șir la care are loc crossover-ul. Pentru H_1 sunt posibile 5 locuri de încrucișare ($\lambda-1$): *!1!*!1*!1. Dacă unul din locuri cade în lungimea definitorie, $d(H)$, a șirului ($5 - 1 = 4$), atunci H_1 va fi distrus, întrucât el va supraviețui numai dacă are loc crossover-ul în afara acestei lungimi, adică după bitul din poziția unu. Deci probabilitatea ca H_1 să dispară la descendenți este de $4/5$, când toate pozițiile de încrucișare sunt egal probabile.

Generalizînd, rezultă expresia probabilității ca o schemă să fie distrusă de forma: $p_d = d(H)/(\lambda-1)$. Șansa de supraviețuire a unei scheme depinde și de forma partenerului de la operația de crossover. În cazul precedent crossover-ul S_1 cu partenerul S_2 a condus la dispariția schemei H_1 . Dacă S_1 : 110011 se încrucișează cu S_3 : 011110, de exemplu la poziția după al doilea bit (S'_1 : 111110, S'_2 : 010011) sau după al treilea bit (S'_1 : 110110, S'_2 : 011011), H_1 va supraviețui în S'_2 . Acest factor, pattern-ul șirului partener, face să existe inegalitatea $p_d \leq d(H)/(\lambda-1)$. Șansa de supraviețuire a unei scheme depinde și de forma partenerului de la operația de crossover. În cazul anterior crossover-ul dintre S_1 cu partenerul S_2 a condus la dispariția schemei H_1 . Dacă S_1 : 110011 se încrucișează cu S_3 : 011110, de exemplu dacă la poziția după al doilea bit (S'_1 : 111110, S'_2 : 10011) sau după al treilea bit (S'_1 : 110110, S'_2 : 011011), H_1 va supraviețui în S'_2 . Acest factor, pattern-ul șirului partener, face să existe inegalitatea: $p_d \leq d(H)/(\lambda-1)$, pentru cazul cert în care crossover-ul a avut loc. Se notează cu p_c probabilitatea ca procesul de crossover să fie aplicat unui șir. Probabilitatea ca o schemă H să fie distrusă va fi $p_d \leq p_c (d(H)/(\lambda-1))$. Schema H supraviețuiește la apariția unei încrucișări aplicată unei instanțe părinte a lui H dacă unul din urmași este și el o instanță a lui H , deci probabilitatea de supraviețuire va fi:

$$p_s = 1 - p_d \geq 1 - p_c \frac{d(H)}{\lambda - 1}.$$

Limita inferioară a probabilității ca H să supraviețuiască unei încrucișări este $L_c(H) \geq 1 - p_c d(H)/(\lambda-1)$. Probabilitatea de supraviețuire a șirurilor care suferă încrucișări este mai mare pentru scheme mai scurte. Numărul așteptat de instanțe ale lui H la momentul $t+1$ la acțiunea operațiilor de reproducere și crossover, considerate acționînd independent, va fi:

$$n(H, t+1) \geq \frac{g_m(t)}{f_{med}(t)} n(H, t) \left[1 - p_c \frac{d(H)}{\lambda - 1} \right].$$

Din relația de mai sus rezultă că schemele cu valori ale fitness-ului $g_m(t)$ mari și lungimi definatorii $d(H)$ mici sunt mult mai probabile să supraviețuiască și să se multiplice în populațiile descendenților.

Mutația:

Se notează cu p_m probabilitatea ca un bit din orice poziție a șirului să sufere o mutație. Pentru ca schema H să supraviețuiască după o mutație a unei instanțe S , trebuie ca toate pozițiile biților definiți din H să rămână fiși după mutația suferită de S . Astfel, schema H : *1***1 conținută în șirul S : 110011 că dispăre dacă S suferă mutația la poziția a doua, devenind S' : 100011. Într-o schemă sunt $\theta(H)$ poziții fixe ale biților, conform definiției parametrului *ordinul schemei* H . Pentru fiecare poziție a biților în șir probabilitatea de supraviețuire a lor, în urma unei mutații, va fi $1-p_m$. Probabilitatea de supraviețuire a schemei H va fi dată de $(1-p_m)^{\theta(H)}$, unde $\theta(H)$ este ordinul lui H . Dezvoltînd în serie Taylor (pentru $p_m \ll 1$) avem relația aproximativă $(1-p_m)^{\theta(H)} \approx 1 - \theta(H)p_m$. Din relațiile precedente rezultă că probabilitatea de supraviețuire a șirurilor supuse mutațiilor și care conțin o anumită schemă este mai mare cu cît schema este de ordin mai mic.

9.10 Teorema schemei

În urma considerațiilor anterioare, se poate rezuma faptul că prin acțiunea operatorilor de reproducere, crossover și mutație, va rezulta numărul scontat de instanțe ale schemei H , generate la momentul $t+1$, dat de relația:

$$n(H, t+1) \geq \frac{g_m(t)}{f_{med}(t)} n(H, t) \left(1 - p_c \frac{d(H)}{\lambda - 1} \right) [(1 - p_m)^{\theta(H)}]$$

Această relație constituie **teorema schemei** sau *teorema fundamentală* a algoritmilor genetici și definește dezvoltarea unei scheme de la o generație la alta. Teorema arată că scheme de ordin scăzut, al caror fitness mediu se situează deasupra mediei, vor avea un număr de instanțe evaluate care crește exponențial în timp, pe parcursul execuției AG. La fiecare generație numărul de instanțe ale acestor scheme, care nu se distrug și au un fitness deasupra mediei, cresc cu factorul $g_m(t)/f_{med}(t)$. Prin aproximația făcută pentru probabilitatea de supraviețuire în urma mutației, teorema schemei se poate scrie astfel:

$$n(H, t+1) \geq \frac{g_m(t)}{f_{med}(t)} n(H, t) \left(1 - p_c \frac{d(H)}{\lambda - 1} - \theta(H)p_m \right).$$

Numărul evaluat de teorema schemei în partea din dreapta a relației de mai sus reprezintă limita inferioară deoarece aici se iau în considerare numai efectele distructive (pentru H) ale încrucișării și mutației. În realitate crossover-ul poate recombină instanțe chiar mai performante, cu scheme de ordin superior. Existența acestui proces constituie *ipoteza blocurilor de construcție*.

Teorema schemei se aplică atît la scheme cît și la submulțimi de șiruri din spațiul de căutare. Schemele de tip șiruri scurte, cu fitness mediu înalt, sunt foarte potrivite pentru ilustrarea tipurilor de blocuri de construcție care sunt combinate efectiv în procesul de crossover. Există în literatura de specialitate o serie întregă de critici și semnalări referitoare la această teoremă, la limitările introduse de ea și la implicațiile practice. (Vose, M.D – [117]).

9.11 Paralelismul implicit

AG în evaluarea la un moment dat a populației de s șiruri va estima implicit fitness-urile medii ale tuturor schemelor prezente în populație, fără necesități în plus de memorie, de alte resurse de procesare sau timp de calcul suplimentar. Numărul de instanțe reprezentative pentru fiecare schemă din populație va crește sau va scădea conform teoremei schemei. Acele scheme al căror fitness estimat se află deasupra mediei cuprind un număr mai mare de experiențe, în sensul că au un număr mai mare de instanțe în populație. Această evaluare subînțelege să se numește **paralelism implicit**, fără a însemna că AG rulează pe calculatoare cu procesare paralelă, deși ei se pretează foarte bine pentru aceasta. Caracteristica de paralelism implicit este independentă de modul de codificare a soluției. Selecția în AG are ca efect influențarea gradată a procedurii de lucru în direcția obținerii de instanțe pentru scheme care au fitness-ul estimat deasupra mediei. În principiu, se poate spune că în timp acest fitness evoluează spre o acuratețe mai mare, deoarece algoritmul genetic procesează mai multe instanțe ale acelor scheme. Cu operatorii de selecție și crossover, șirurile dintr-o populație vor tinde, după mai multe iterații, să aibă același bit într-o anumită poziție. Mutația este operatorul care asigură în aceste cazuri diversitatea pentru o poziție binară dată. [123]

Diferite tipuri de codificări folosite pentru introducerea informațiilor în cromozomi, conduc la grade diferite de paralelism implicit. Pentru a ilustra acest fapt, se compară două codificări având o capacitate de informație purtată, similară. O codificare binară este făcută cu un număr mic de alele, pe șiruri lungi (de ex. pe 100 biți), iar cealaltă codificare, zecimală, se face cu un număr mare de alele pe șiruri scurte, de exemplu șiruri zecimale de lungime 40. Prima codificare are un grad de paralelism mai mare decât a doua, deoarece o instanță pentru codificarea binară conține mai multe scheme decât o instanță pentru codificarea a doua, zecimală, respectiv comparând 2^{100} cu 2^{40} .

Există mai multe metodologii de incorporare a paralelismului în AG, ceea ce conduce la existența unor categorii distincte de astfel de algoritmi. În AG *masiv paraleli* se utilizează un număr de procesoare, 2^{10} sau mai multe. În acest caz un procesor este asociat cu un individ din populație. În *modelele cu insule paralele*, algoritmul consideră că o serie de subpopulații evoluează în paralel. La aceste modele apare conceptul de *migrație*, adică deplasarea unui individ de la o subpopulație la alta și crossover-ul între indivizi din diferite subpopulații. AG *paraleli hibridi* au o corespondență unu la unu între procesor și individ, la fel ca la modelul masiv paralel, dar este folosit numai un număr mic de procesoare. Acest model folosește și alte tipuri de algoritmi, cum ar fi *hill-climbing*, pentru a mări performanțele sistemului.

9.12 Metode de căutare a informațiilor

Căutarea unor date memorate se referă la regăsirea informațiilor conținute în memoria calculatorului. Un exemplu clasic îl reprezintă căutarea într-o bază de date mare, de nume și adrese ordonate după un criteriu oarecare. Căutarea binară este una din numeroasele metode eficiente de găsire a unei înregistrări solicitate.

Căutarea unei căi spre un obiectiv înseamnă a găsi un set de acțiuni prin care să se treacă de la starea inițială la obiectivul final stabilit. În domeniul Inteligenței Artificiale s-au dezvoltat mai mulți algoritmi pentru această problemă, printre care se numără căutarea în adâncime „depth-first search” și „branch and bound”.

Căutarea pentru o soluție reprezintă o clasă de căutări mai generală decât căutarea menționată anterior. Obiectivul în acest caz este de a găsi o soluție la o problemă căutând în spațiul soluțiilor posibile. Căutarea unei căi spre un obiectiv se poate codifica ca o soluție candidată, devenind astfel un subset al căutării pentru o soluție. AG sunt folosiți în acest tip de căutare. Acești algoritmi reprezintă metode de căutare globală, care nu utilizează informația relativă la gradient, ceea ce permite aplicarea acestora la probleme unde intervin funcții care prezintă mai multe extreme locale.

În primul tip de căutare se pune problema găsirii unei informații existente explicit în spațiul căutat. Pentru celelalte tipuri, soluțiile posibile care sunt analizate se creează în timpul procesului de căutare. Astfel, la căutarea într-o problemă de căutare, nu se analizează tot arborele de căutare în care nodurile sunt deja memorate. În multe cazuri, similare, sunt prea numeroase datele pentru a memora întreg arborele de căutare a soluției. Abordarea se face prin construcția succesivă a arborelui de căutare, pe măsura avansării algoritmului. Ideea este de a găsi o soluție optimă prin parcurgerea numai a unei porțiuni a arborelui de căutare. Prin urmare, căutarea în spațiul soluțiilor posibile nu trebuie să se realizeze prin crearea tuturor soluțiilor posibile și apoi evaluarea acestora. Strategia AG este de a găsi soluțiile optime sau bune, prin analiza numai a unei fracții mici din soluțiile posibile ale problemei.

Chiar dacă căutarea unei căi pentru a atinge un obiectiv se poate rezolva prin aplicarea AG, folosind soluții posibile codificate adecvat, metode mai eficiente au fost dezvoltate în Inteligența Artificială prin tehnici cu arbori sau grafuri de căutare. Totuși aceste tehnici nu au aplicabilitate în toate problemele de căutare. Tehnica de căutare prin deplasări pe direcția scăderii gradientului pleacă de la un punct oarecare al spațiului și face mici schimbări pentru îmbunătățirea soluției. Dacă se poate determina panta în orice punct al spațiului de căutare, această tehnică este foarte performantă și conduce direct către un minim sau maxim. În cazul în care spațiul este „accidentat” aceste extreme pot fi locale și soluția găsită nu este optimă.

Eliminarea acestui neajuns este realizată în tehnica determinării stohastice a direcției de scădere a gradientului, unde schimbările mici în poziție sunt realizate aleatoriu și deplasarea are loc numai dacă se obține o îmbunătățire a soluției. Această manieră de abordare se poate aplica uneori și la AG.

Toate metodele de căutare a unei soluții cuprind o serie de etape:

- Generarea unui set de soluții posibile (populația inițială în cazul AG);
- Evaluarea soluțiilor propuse cu criteriul de fitness;
- Selectarea pe baza rezultatelor pasului anterior a candidaților păstrați;
- Producerea de variante cu ajutorul unor operatori aplicați soluțiilor următoare.

Căutarea cu AG prezintă diferențe față de algoritmi de căutare obișnuiți, generali (hill-climbing, simulated annealing). În AG căutarea se face pe soluții codificate, plecând de la o populație inițială, nu lucrând direct pe informația primară, iar operatorii acționează cu o anumită probabilitate, nefolosindu-se reguli deterministe. AG folosiți pentru căutarea unui anumit punct sau a unui optim, de fapt caută la un moment dat o populație de puncte, nu un singur punct din spațiul de căutare. În AG se fac puține supoziții referitoare la forma spațiului de căutare astfel că ei pot fi folosiți într-o mare varietate de probleme. O proprietate importantă a AG ca metode de căutare, o reprezintă faptul că ei mențin o populație de soluții posibile, în timp ce alte metode de căutare procesează la un moment dat un singur punct din spațiul de căutare. Totuși, unele tehnici care includ mai multe caracteristici ale spațiului de căutare al unor probleme particulare, pot fi mai eficiente decât metoda generală a AG.

„Uneltele” utilizate într-un AG sunt: generarea aleatorie de soluții, împerecherea soluțiilor, mutația aplicată soluțiilor și evaluarea soluțiilor, bazată pe valoarea fitness-ului. AG este o metodă de *căutare aleatorie ghidată* sau orientată, în sensul că folosește întâmplarea, care depinde de șansă, dar are incorporate o serie de direcționări pentru a căuta soluții efective. AG este o căutare aleatorie ghidată probabilistic deoarece AG își orientează căutarea pe baza unei probabilități. Acest tip de căutare este în contrast cu metodele de căutare aleatorie oarbe, cum ar fi metoda *Monte Carlo*. Și rețelele neuronale sunt metode de căutare aleatorie ghidate. În backpropagation valorile inițiale ale ponderilor sunt alese aleatoriu, dar ponderile capătă valori succesive orientate spre minimizarea erorii între ieșiri și valorile țintă.

Metoda Hill-Climbing folosește tehnici iterative aplicate la un singur punct din spațiul de căutare. La o iterație t un nou punct este selectat dintre vecinii punctului curent. În cazul lucrului cu șiruri binare s_c este mutat sistematic fiecare bit de la stînga la dreapta cîte unul la o iterație și se înregistrează fitness-ul șirului modificat cu un bit $f(s_n)$. Tehnica se mai numește și tehnică de căutare locală sau căutarea vecinătății. Dacă noul punct are asociată o valoare mai mică pentru o problema de minimizare sau mai mare pentru găsirea unui punct de maxim, noul punct devine punctul curent ($t \leftarrow t + 1$). În caz contrar alte puncte vecine sunt selectate și testate în raport cu punctul curent. Condiția de terminare este îndeplinită cînd nu se mai poate obține o îmbunătățire a soluției, la o nouă iterație. Această metodă găsește numai valori de optime locale care depinde puternic de fixarea punctului de start al algoritmului. Nu se poate stabili o eroare relativă pentru soluția obținută, în raport cu soluția optimă globală a problemei analizate. Pentru a micșora dependența rezultatului de alegerea punctului de start se repetă metoda de *hill-climbing* pentru un număr mare de puncte de start, selectate aleatoriu, dar aceste puncte se pot alege și în funcție de rezultatele rulărilor precedente.

Metoda de călire simulată „simulated annealing” elimină o parte din dezavantajele metodei „hill-climbing”, soluțiile nedepinzînd de punctul de start și acestea situîndu-se de obicei foarte aproape de punctul optim. Matematic, metoda este similară cu strategiile evolutive și este derivată dintr-un model fizic de cristalizare. În acest caz competiționează doar doi indivizi. Metoda introduce probabilitatea p de acceptare a înlocuirii punctului curent de un nou punct. Dacă noul punct are o valoare mai bună a funcției obiectiv, atunci $p = 1$ și acesta devine punctul curent. În celelalte cazuri p este dependent de valorile funcției obiectiv pentru punctul curent și noul punct, depinzînd și de un parametru suplimentar de control, temperatura T . Cu cît coboară temperatura T , cu atît șansele de acceptare a noului punct ca punct curent sunt mai mici. Condiția de terminare verifică dacă sistemul a atins „echilibrul termic”, adică dacă distribuția noilor șiruri selectate respectă distribuția Boltzmann. Condiția de stop verifică dacă la valori mici ale lui T nu se mai produc schimbări acceptate, cu alte cuvinte sistemul a „inghețat”.

Metoda *NFL* „no free lunch”, este un cadru care se adresează aspectelor de bază ale căutării, focalizîndu-se pe legătura între funcțiile de fitness și algoritmi de căutare. Teorema *NFL* afirmă că performanța medie este aceeași pentru toți algoritmi de căutare. Din ea rezultă faptul că spre exemplu, dacă se compară un AG cu un alt algoritm de căutare, cum ar fi călirea simulată sau chiar o căutare aleatorie, atunci AG are performanțe mai bune pentru o anumită clasă de probleme iar ceilalți algoritmi pentru altă clasă de probleme. Acest lucru implică incorporarea în algoritmi de căutare a unor cunoștințe despre problema în studiu. *NFL* furnizează informații teoretice din interiorul procedurii de căutare. *NFL* se poate referi și la funcții de fitness variabile în timp, el demonstrează că independent de funcția de fitness nu se poate alege cu succes între doi algoritmi dacă se bazează doar pe rezultatele lor anterioare.

9.13 Permutări

Întrucit în această lucrare sunt utilizați pe larg operatorii genetici care folosesc operații de permutări în spațiul soluțiilor, vom defini în continuare un set de operații specifice.

O permutare a unui set finit este un aranjament al elementelor sale într-un șir. Pentru un set unic n de obiecte, există $n!$ permutări ale setului de obiecte. Există numeroase proprietăți care sunt relevante pentru manipularea reprezentării permutărilor cu algoritmi evolutivi, atât din punctul de vedere al reprezentării cât și din punctul de vedere al perspectivei analitice.

Pe măsură ce natura cercetărilor a început să aplice algoritmi evolutivi la aplicații care sunt reprezentate în mod nativ cu ajutorul permutărilor, a devenit evident faptul că aceste probleme prezintă modalități diferite de codificare față de problemele de optimizare a parametrilor tradiționale. Pentru anumite tipuri de probleme există soluții echivalente multiple. Atunci când este utilizată o permutare în reprezentarea unui ciclu (problema comisului voiajor), toate schimbările consecutive ale permutărilor sunt de asemenea soluții echivalente. Mai mult, toate reversurile unei permutări sunt de asemenea soluții echivalente.

Aceste situații de simetrie, pot cauza probleme pentru algoritmi evolutivi care se bazează pe recombinare. Alt tip de problemă îl constituie faptul că problemele de permutare nu pot fi procesate utilizând aceiași operatori generali de mutație și recombinare care sunt aplicați la problemele de optimizare a parametrilor. Utilizarea unei reprezentări a permutărilor poate masca diferențele foarte mari în abordarea problemelor de optimizare a parametrilor.

9.13.1 Maparea unui set de întregi în permutări

Un set de $n!$ permutări poate fi mapat într-un set de întregi în diverse feluri. Whitley și Yoo (1995) prezintă următorul algoritm care convertește un întreg X în permutarea corespunzătoare ordinului său:

1. caută o ordine oarecare a permutării care este specificată pentru sortare
2. -sortează și îndexează N elemente ($N \geq 1$) ale permutării de la 1 la N .
-alege un index X pentru o permutare specifică astfel încât $0 \leq X \leq N!$
3. dacă $X=0$, alege toate elementele care rămân din lista de permutări sortate din secvența în care apar și oprește.
4. dacă $X < (N-1)!$ atunci alege primul element din lista ramasă: du-te la 6., altfel continuă
5. găsește Y astfel încât $(Y-1)(N-1)! \leq X < Y(N-1)!$. Al Y -lea element din lista sortată este următorul element din permutare. $X = X - (Y-1)((N-1)!)$.
6. șterge elementul ales din lista de elemente sortate: $N=N-1$, du-te la 3.

Algoritmul poate fi de asemenea inversat pentru a mapa întregi către permutări, pentru permutări de lungime 3, se generează următoarea corespondență:

$X = 0$	index 123	$X = 3$	index 231
$X = 1$	index 132	$X = 4$	index 312
$X = 2$	index 213	$X = 5$	index 321

9.13.2 Inversul unei permutări

O proprietate importantă a unei permutări este faptul că posedă un invers bine definit. (Knuth 1973). Fie o permutare $a_1 a_2 \dots a_n$ a unui set $\{1, 2, \dots, n\}$. Acest lucru poate fi scris în felul următor:

$$\begin{pmatrix} 1 & 2 & 3 & \dots & n \\ a_1 & a_2 & a_3 & \dots & a_n \end{pmatrix}$$

Inversul este obținut prin reordonarea ambelor rînduri astfel încît cel de al doilea rînd să fie transformat în secvența $(1 \ 2 \ 3 \ \dots \ n)$. Reordonarea la primul care apare este o consecință a reordonării rîndului secund care conține permutarea: $a'_1 a'_2 \dots a'_n$. Knuth (1973) dă ca exemplu o permutare $(5 \ 9 \ 1 \ 8 \ 2 \ 6 \ 4 \ 7 \ 3)$, și arată că inversul său poate fi obținut astfel:

$$\begin{pmatrix} 5 & 9 & 1 & 8 & 2 & 6 & 4 & 7 & 3 \\ 1 & 2 & 3 & 4 & 5 & 6 & 7 & 8 & 9 \end{pmatrix} = \begin{pmatrix} 1 & 2 & 3 & 4 & 5 & 6 & 7 & 8 & 9 \\ 3 & 5 & 9 & 7 & 1 & 6 & 8 & 4 & 2 \end{pmatrix}$$

care conține inversul $(3 \ 5 \ 9 \ 7 \ 1 \ 6 \ 8 \ 4 \ 2)$. Knuth arată că $a'_j = k$ dacă și numai dacă $a_k = j$.

Inversul va fi folosit ca parte a unei funcții sau pentru funcții de mapare a permutărilor într-o formă canonică, ceea ce permite un schimb mai ușor de a modela problemele cu reprezentări de permutări.

9.13.3 Funcția de mapare

Atunci cînd se modelează algoritmi evolutivi de cele mai multe ori este util să se calculeze o funcție de transmisie $r_{i,j}(k)$ care conține probabilitatea de recombinare a șirurilor i și j și permite obținerea unui șir arbitrar k . Witley și Yoo (1995) explică cum se calculează funcția de transmisie pentru un singur șir k și apoi cum se generalizează rezultatele pentru toate celelalte șiruri. În acest caz, șirurile reprezintă funcția de permutare și remapare, notată cu @, după cum urmează:

$$R_{3421.1342}(3124) = r_{3421@3124.132@3124}(1234).$$

Funcția r poate fi generalizată după cum urmează:

$$R_{3421.1342}(3124) = r_{uzyx.xwzy}(wxyz),$$

unde variabilele $w, x, y,$ și z sunt variabile care reprezintă elementele permutării. ($w=3, x=1, y=2, z=4$). Dacă $wxyz$ reprezintă permutarea canonică 1234, atunci avem:

$$r_{wzyx.xwzy}(wxyz) = r_{1432.2143}(1234) = r_{3421.1342@3124}(1234).$$

De asemenea se poate lega acest operator de mapare de procesul de găsire al unui invers. Permutările din expresia:

$$r_{3421.1342}(3124) = r_{1432.2143}(1234)$$

sunt incluse ca rînduri într-o matrice. Pentru a mapa partea stîngă a expresiei precedente pentru termenii din partea dreaptă, mai întîi se calculează inversele pentru fiecare din termenii din partea stîngă.

$$\left(\frac{3421}{1234}\right) = \left(\frac{1234}{4312}\right)$$

$$\left(\frac{1342}{1234}\right) = \left(\frac{1234}{1423}\right)$$

$$\left(\frac{3124}{1234}\right) = \left(\frac{1234}{2314}\right)$$

Se colectează cele trei inversoare într-un singur vector. Se adaugă apoi (1 2 3 4) în vector și se inversează permutarea (2 3 1 4), în același timp se rearanjează toate celelalte permutări din vector:

$$\left(\frac{4312}{1423}\right) = \left(\frac{1432}{2143}\right)$$

$$\left(\frac{2314}{1234}\right) = \left(\frac{1234}{3124}\right)$$

Aceasta conține permutările (1 4 3 2), (2 1 4 3) și (1 2 3 4) care respectă forma canonică dorită și este legată de noțiunea de substituție într-o formă simbolică canonică. De asemenea procesul de găsim a unei permutări p_i și p_j poate fi inversat în următorul context:

$$r_{1432,2143}(1234) = r_{p_i, p_j}(3124) = r_{p_i, p_j}(3124) = r_{p_i @ 3124, p_j @ 3124}(1234)$$

9.13.4 Metode de permutare

Un atribut evident al problemelor de permutare este că operatorii de crossover simpli eșuează în generarea urmașilor care sunt tot permutări. Davis (1985) și Goldberg și Lingle (1985) au definit o parte din primii operatori pentru problemele de permutare.

9.13.4.1 Aplicarea metodei de crossover propusă de Davis

Se aleg 2 permutări pentru recombinare. Se notează primul părinte ca șir de tăiere și al doilea ca șir de umplere. Se selectează 2 puncte de crossover. Se copie sublista de elemente de permutare dintre punctele de crossover din șirul de tăiere direct în urmaș, plasându-le în aceeași poziție absolută. Pornind de la al 2-lea punct de crossover, se găsește următorul element din șirul de umplere care nu apare în urmaș. Pornind de la al 2-lea punct de crossover, se plasează elementul de la șirul de umplere în următoarea secțiune liberă din urmaș. Atunci când se ajunge la sfârșitul șirului de umplere, se întoarce înapoi la începutul șirului.

Procedând în acest fel, crossover-ul ordonat al lui David are proprietatea de recombinare pură (Radcliffe 1994): „atunci când sunt combinați 2 părinți identici, atunci urmașii sunt identici cu părinții”. Dacă nu se copie elementele din șirul de umplere începând cu al 2-lea punct de crossover, atunci recombinarea poate să nu fie pură.

Exemplu: Părintele 1: A B . C D E F . G H I
 Crossover: ___ C D E F ___

Părintele 2: h d . a e i c . f b g
 Elemente libere în ordine: b g h a i

Urmaș: a i C D E F b g h

Elementele din secțiunea de crossover păstrează ordinea relativ, poziția absolută, și adiacența de la părintele 1. Elementele care sunt copiate de la șirul de umplere păstrează doar informația de ordine relativă de la al 2-lea părinte.

9.13.4.2 Metoda de crossover mapat parțial (PMX)

Goldberg și Lingle (1985) au introdus operatorul de crossover mapat parțial (PMX). Metoda PMX este asemănătoare cu metoda lui David de crossover ordonat. Un șir părinte este desemnat ca părintele 1, iar celălalt ca părintele 2. Două puncte de crossover sunt selectate și toate elementele din părintele 1 dintre punctele de crossover sunt copiate direct în urmaș. Acest lucru înseamnă că metoda PMX definește de asemenea o secțiune de crossover în aceeași manieră ca și crossover-ul ordonat:

Părintele 1: A B . C D E . F G
 Selecția crossover: ___ C D E ___

Părintele 2: c f . e b a . d g .

Diferența dintre cei 2 operatori este faptul cum se face copierea în metoda PMX din părintele 2 în secțiunile libere din urmaș după ce a fost definită o secțiune de crossover. Se notează părinții ca P_1 și P_2 și urmașii ca OS , iar P_i denotă al i -lea element din permutarea P_1 .

Pentru acele elemente dintre punctele de crossover din părintele 2, dacă elementul P_{2_i} a fost deja copiat în offspring, atunci nu se ia nici o acțiune. În exemplul de mai sus, elementul e din părintele 2 nu necesită nici o procesare. Pentru celelalte elemente se consideră poziția în care apar ele în secțiunea de crossover. Dacă următorul element de la poziția P_{2_i} din părintele 2 nu a fost deja copiat în urmaș, atunci găsește $P_{1_j} = P_{2_i}$; dacă poziția j nu a fost copiată în urmaș atunci asignează $OS_j = P_{2_i}$. Următorul element din secțiunea de crossover a părintelui 2 din exemplul dat este b care este în aceeași poziție cu D din părintele 1. Elementul D este localizat în cadrul părintelui 2 cu indexul 6 și urmașul OS_6 nu a fost copiat. Se copiază b în urmaș pe poziția corespunzătoare. Acest lucru rezultă în :

Offspring: ___ C D E b _ .

O problemă apare atunci când se încearcă plasarea elementului A în urmaș. Elementul A din părintele 2 este mapat către elementul E din părintele 1. E pică în poziția 3 în părintele 2, dar poziția 3 a fost deja ocupată în urmaș, fiind ocupată de C , deci se caută elementul C în părintele 2. Poziția este neocupată în urmaș, astfel încât elementul A este plasat în urmaș la poziția ocupată de C în părintele 2. Acest lucru rezultă în:

Offspring: a _ C D E b _ .

Toate elementele din părintele 1 și părintele 2 care cad în interiorul secțiunii de crossover au fost plasate în cadrul urmașului. Elementele rămase pot fi plasate prin copierea directă a pozițiilor acestora din părintele 2. Aceasta conduce la următorul rezultat:

Offspring: a f C D E b g.

9.13.4.3 Metoda de crossover ordonat

Metoda crossover-ului ordonat (Syswerda 1991) precum și cea a crossover-ului pozițional sunt diferite de metoda lui David și metoda PMX prin faptul că nu există un bloc învecinat care este direct pasat urmașului. În schimb sunt selectate foarte multe elemente aleator prin poziția absolută.

Operatorul de crossover de ordinul 2 porneste prin selecția a K poziții aleatoare în părintele 2, unde părinții sunt de lungime L . Elementele corespunzătoare din părintele 2 sunt apoi localizate în părintele 1 și reordonate astfel încât să apară în aceeași ordine relativă în care apar în părintele 2. Elementele din părintele 1 care nu corespund elementelor selectate din părintele 2 sunt pasate direct urmașilor.

Exemplu: Părintele 1: A B C D E F G
Părintele 2: C F E B A D C
Elementele selectate: * * * .

Elementele selectate din părintele 2 sunt F, B și A. Elementele relevante sunt reordonate în părintele 1. Apoi se reordonează A B _ _ _ F _ din părintele 1 care conține f b _ _ _ a _ .

Toate celelalte elemente sunt copiate direct din părintele 1. Toate celelalte elemente sunt copiate direct din părintele 1:

(f b _ _ _ a _) combinate cu (_ _ C D E _ G) conțin sirul (f b C D E a G).

9.13.4.4 Metoda de crossover pozițional

Syswerda definește un operator secundar denumit crossover pozițional. Utilizând același exemplu, prima dată se aleg $L-K$ elemente din părintele 1 care sunt direct copiate în urmaș. Aceste elemente sunt copiate prin poziție. Acest lucru conduce la următoarea progresie:

$$\begin{aligned} \# \# C D E \# G &\rightarrow f \# C D E \# G \\ &\rightarrow f b C D E \# G \\ &\rightarrow f b C D E a G. \end{aligned}$$

În mod evident, în acest caz, cei doi operatori generează exact același urmaș.

9.13.4.5 Metoda de crossover uniform

Crossover-ul uniform propus de Davis (1991) este identic cu crossover-ul pozițional și crossover-ul ordonat de ordinul 2, cu excepția faptului că sunt generați 2 urmași. Un șir de biți este utilizat pentru a denota selecția pozițiilor. Urmașul 1 copie elementele direct din părintele

1 în acele poziții din șirul de biți marcate cu biții de 1. Urmașul 2 copie elementele din părintele 2 în acele poziții marcate cu biții de 0. Ambii urmași copie apoi elementele rămase de la celălalt părinte într-o ordine relativă.

9.13.4.6 Metoda recombinării muchiilor

Metoda a fost introdusă ca un operator specializat pentru problema comisului voiajor. Motivația din spatele acestui operator este că acesta poate păstra adiacența dintre elementele de permutare, întrucât costul unui tur în problema comisului voiajor este direct legată de setul de relații de adiacență (distanța dintre orașe) care există între elementele permutate. Ca exemplu, se consideră următoarele 2 tururi ca părinți pentru recombinare:

Părintele 1: g d m h b j f i a k e c
 Părintele 2: c e k a g b h i j f m d.

O listă de muchii este construită pentru fiecare oraș din turneu. Lista de muchii pentru un anumit oraș a este compusă din toate orașele din cei 2 părinți care sunt adiacenți orașului a . Dacă un anumit oraș este adiacent lui a în ambii părinți, atunci acest lucru este marcat cu un semn „+”. Algoritmul este descris după cum urmează:

- alege un oraș aleator ca oraș curent inițial; șterge toate referințele la acest oraș din tabela de muchii
- caută în lista de adiacență a orașului curent; dacă există un nod marcat cu „+” atunci se merge la acel oraș în continuare. Altfel alege dintre orașele din lista de adiacență curentă următorul oraș pentru a fi unul al cărui adiacență proprie este cea mai mică. Legaturile sunt rupte aleator. Odată ce un oraș a fost vizitat, sunt șterse referințele din lista de adiacență a celorlalte orașe și nu mai este accesibil din celelalte orașe
- se repetă pasul 2 pînă cînd turul este complet sau un oraș a fost accesat și nu mai deține intrări în lista de adiacență. Dacă nu au fost vizitate toate orașele, atunci se alege aleator un nou oraș pentru a începe un nou tur parțial.

Oras	Lista de muchii
a	+k, g, i
b	+h, g, j
c	+e, d, g
d	+m, g, c
e	+k, -c
f	+j, m, i
g	a, b, c, d
h	+b, i, m
i	h, j, a, f
j	+f, i, b
k	+e, +a
m	+d, f, h

Tabelul 16: Tabelul muchiilor

9.13.4.7 Metoda conservativă maximală (MPX)

Această metoda a fost propusă de către Mühlenbein în 1991 și este descrisă în următoarea secvență în pseudocod pentru operatorul de crossover conservativ maximal, MPX:

- a) alege poziția $0 \leq i < \text{nr. noduri}$ și lungimea $b_{low} \leq k \leq b_{up}$ aleator.
- b) extrage din șirul de muchii de la poziția i pînă la poziția $j = (i+k) \text{ MOD}$ noduri de la partener (donor)
- c) copie șirul de crossover în urmaș
- d) adaugă succesiv muchii noi pînă cînd urmașul reprezintă un tur valid

În exemplul următor se ilustrează operatorul MPX:

```
Receptor:   G D M H B J F I A K E C
Donator:    c e k a g b h i j f m d
Segment inițial:  _ _ k a g _ _ _ _ _ _ _ .
```

Se observa că G este conectat la D în receptor și că elementele de la D pînă la I pot fi luate de la receptor fără a duplica oricare din elementele deja aflate în urmaș. Acest lucru produce următorul tur parțial: _ _ k a g D M H B J F I.

În acest punct nu există nici o muchie în oricare din părinți care să fie conectată la I sau nu a fost utilizată. În acest caz metoda MPX sare orașele din receptor pînă cînd găsește una care nu a fost utilizată. În acest caz ajunge în E. Acest lucru face ca să fie adăugate și E și C la turneu, astfel încît se obține:

E C k a g D M H B J F I.

Se poate observa că metoda MPX nu transmite informații de adiacență de la părinți la urmași precum alți operatori de recombinare a muchiilor, deoarece utilizează mai puțin căutarea înainte pentru a evita o ruptură în construcția rezultatului.

Operatorii prezenți sunt utilizați pentru păstrarea informațiilor de adiacență (recombinarea muchiilor) sau informații despre ordinea relativă (crossover uniform sau bazat pe ordine). Operatorii trebuie să accepte și lucrul cu poziții ale cromozomilor.

Doi operatori care realizează acest lucru sunt: operatorul de crossover ciclic precum și cel de fuziune (MXI).

9.14 Selecția

În utilizarea selecției prin competiție, se alege un grup q de indivizi din populația de soluții. Aceștia pot fi aleși din populație cu sau fără înlocuire. Acest grup face parte din competiție: un individ învingător este determinat în funcție de valoarea sa de fitness. Cel mai bun individ care are cea mai bună valoare a fitness-ului este de obicei ales în mod determinist, prin urmare se poate face printr-o selecție ocazională stohastică. În ambele cazuri, câștigătorul este inserat în populația următoare iar procesul este repetat de λ ori pentru a obține o nouă populație. De obicei competiția se face între doi indivizi (competiție binară). Bineînțeles, competiția se poate extinde la un grup arbitrar de mărime q , denumit mărimea competiției.

Descrierea următoare presupune că indivizii sunt selectați prin înlocuire iar individul învingător este selectat în mod deterministic:

Intrare: Populația $P(t) \in I^\lambda$, mărimea competiției este $q \in \{1, 2, \dots, \lambda\}$

Ieșire: Populația după selecția $P(t')$

- Competiție ($q, a_1, a_2, \dots, a_\lambda$):
- Pentru $i = 1$ până la λ
 - $a'_i \leftarrow$ cel mai bun individ din q indivizi aleși aleator din $\{a_1, a_2, \dots, a_\lambda\}$;
- returnează $\{a'_1, a'_2, \dots, a'_\lambda\}$

Selecția prin metoda competiției poate fi implementată foarte eficient și are o complexitate egală cu $O(\lambda)$ întrucât nu este necesară nici o sortare a populației. Algoritmul descris mai sus are o variație mare a numărului de urmași întrucât este efectuat un număr independent de încercări λ . În cazul selecției prin metoda competiției o scalare sau o translare a valorii funcției de fitness nu afectează comportamentul metodei de selecție. Prin urmare, în acest tip de selecție nu sunt necesare tehnicile de scalare utilizate pentru selecția proporțională, ceea ce conduce la o simplificare a aplicației și o îmbunătățire a performanțelor algoritmului evolutiv utilizat.

Mai mult, selecția prin metoda competiției este foarte potrivită pentru algoritmi evolutivi paraleli. În cele mai multe scheme de selecție, sunt necesare calcule globale pentru a calcula ratele de reproducere a indivizilor. Spre exemplu, în cazul selecției proporționale, sunt necesare valorile funcției de fitness din populație, iar în cazul selecției prin metoda rangurilor sau prin selecția prin trunchiere este necesară o sortare a întregii populații de soluții.

În acest caz, competițiile pot fi efectuate între ele în mod independent, astfel încât doar grupuri de q indivizi trebuie să comunice între ele.

9.14.1 Setarea parametrilor

În cazul în care $q = 1$, nu este efectuată nici o selecție, iar indivizii sunt aleși aleator din populație. Selecția prin competiție binară este echivalentă cu selecția liniară de rang cu $\eta^- = \frac{1}{\lambda}$ (Blikle și Thiele, 1995), unde η^- exprimă numărul de urmași al individului cu fitnessul cel mai mic. O dată cu creșterea valorii lui q , crește presiunea operatorului de selecție. Pentru multe aplicații cum ar fi programarea genetică, s-au folosit cu succes și valori mai mari ale lui q .

9.14.2 Intensitatea selecției

Intensitatea operatorului de selecție este altă măsură a puterii selecției care este împrumutată de la genetica populației. Intensitatea de selecție, S , este gradul de schimbare din funcția de fitness relativă a populației datorită faptului că selecția este împărțită prin intermediul variației populației înaintea selecției σ care este notată cu $S = \frac{(u^* - u)}{\sigma}$, cu o funcție de fitness medie u înainte de selecție, și u^* după selecție.

Pentru a elimina dependența de intensitatea de selecție din populația inițială se presupune existența unei populații inițiale distribuită Gaussian (Mühlenbein și Schlierkamp-

Voosen, 1993). Plecînd de la această premiză, intensitatea de selecție a selecției prin metoda competiției este determinată de către următoarea ecuație:

$$S_{tour}(q) = \int_{-\lambda}^{\lambda} qx \frac{1}{(2\pi)^{1/2}} e^{-x^2} \left(\int_{-\lambda}^{\lambda} \frac{1}{(2\pi)^{1/2}} e^{-y^2/2} d_y \right)^{q-1} d_x$$

9.15 Evaluarea funcției de fitness

Majoritatea algoritmilor genetici necesită codificare, adică maparea din reprezentarea cromozomilor la structuri de domeniu (parametri). Operatorii de recombinare (crossover sau mutație) lucrează direct pe reprezentarea codificată, nu pe structurile de domeniu.

Se presupune că o problemă de optimizare este dată sub forma:

$$f = M \rightarrow \mathfrak{R} \quad (1)$$

unde M este spațiul de căutare al funcției obiectiv f . Atunci funcția de evaluare a fitness-ului F este descrisă după cum urmează:

$$F : R \xrightarrow{d} M \xrightarrow{f} \mathfrak{R} \xrightarrow{s} \mathfrak{R}_+ \quad (2)$$

$$F = s \circ f \circ d \quad (3)$$

unde R este spațiul reprezentării cromozomilor, d este o funcție de decodare, iar s este o funcție de scalare. Funcția de scalare s este de obicei utilizată în combinație cu selecția proporțională pentru a garanta valorile de fitness pozitive și maximizarea funcției de fitness. Spre exemplu, atunci cînd se codifică o funcție obiectiv f_n cu valori reale printr-o codificare binară, atunci funcția de fitness F definită mai sus se redefinește astfel:

$$F : \{0,1\}^l \xrightarrow{d_b} \mathfrak{R}^n \xrightarrow{f_n} \mathfrak{R} \xrightarrow{s} \mathfrak{R}_+ \quad (4)$$

unde l este lungimea unui cromozom și d_b este codificarea binară, astfel încît d_b mapează segmente de cromozom în numere reale de dimensiuni corespunzătoare. Evaluările cromozomilor sunt transformate în valori de fitness prin diverse metode. Spre exemplu, există multe scheme de codare care utilizează un set de caractere binare care poate codifica un parametru cu același sens, cum ar fi un cod binar și un cod Gray. Rezultatele experimentale au arătat că codificarea Gray este superioară celei binare doar pentru un set particular de optimizări de funcții pentru algoritmi genetici. Analizele sugerează că codul Gray elimină problema distanței Hamming care face ca unele tranziții să fie dificile pentru reprezentări binare. Prin urmare, schema de codificare este foarte importantă pentru îmbunătățirea eficienței de căutare a algoritmilor genetici.

În contrast cu algoritmi genetici, strategiile evolutive și programarea evolutivă lucrează direct în spațiul secund M , astfel încît ele nu mai necesită decodificarea funcției d . Mai mult, de obicei nu necesită o funcție de scalare s , astfel încît funcția de evaluare a fitness-ului sa fie specificată complet de către ecuația (1).

Este greu de a se calcula o soluție cu o acuratețe globală pentru probleme complexe. Dificultatea provine din obiectivitatea funcției de fitness, care de obicei vine doar cu costul unor cunoștințe semnificative despre spațiul de căutare. Pentru a elimina încrederea în funcții de fitness obiective, este utilizată *competiția*.

Funcția de fitness a competitivității este o metodă de calcul a funcției de fitness care este dependentă de populația curentă, în timp ce o funcție de fitness standard returnează același fitness pentru un individ indiferent de ceilalți membri din populație.

Avantajul competitivității este că algoritmi evolutivi nu necesită o valoare a funcției de fitness exactă, întrucât majoritatea schemelor de selecție merg doar prin compararea fitness-ului, de multe ori criteriul „mai bun, mai rău” fiind de ajuns. În acest fel, metoda este mult mai eficientă din punct de vedere computațional și mai ușor de implementat cu algoritmi paraleli.

9.16 Exemplu de implementare a unui algoritm evolutiv

Implementarea în limbajul pseudocod al unui algoritm evolutiv este descrisă în exemplul de mai jos.

```
// inițializează numărătorul de ceas
t = 0;
// inițializează o populație normală aleatoare de indivizi
initializare_populatie P(t);
// evaluează funcția de fitness pentru toți indivizii din populație
evaluare P(t);
// testează pentru criteriul de terminare (timp, fitness, etc)
while (neterminat) do {
    // incrementează numărătorul de ceas
    t = t + 1;
    // selectează sub-populația pentru producerea urmașilor
    p' = selectare_parinti P(t);
    // recombină genele părinților selectați
    recombina P(t);
    // perturbă populația împerecheată stochastic
    mutatie P'(t);
    // evaluează noua funcție de fitness
    evaluare P'(t);
    // selectează urmașii din funcția de fitness actuală
    P = urmasi (P, P'(t))
}
```

9.17 Circuite hardware evolutive

Circuitele hardware evolutive sunt construite pe celule reprogramabile de tip FPGA și pot fi reconfigurate prin utilizarea tehnologiilor evolutive care se pot adapta la schimbările mediului înconjurător. Dacă apar erori hardware sau sunt necesare noi funcții hardware, atunci circuitele hardware evolutive își pot altera structura lor hardware pentru a se putea acomoda la astfel de schimbări.[107]

Cercetarea în domeniul circuitelor hardware evolutive a fost inițiată în mod independent în Japonia și în Suedia după anii 90. Începând de atunci, interesul acordat acestui domeniu a crescut considerabil. Primul workshop internațional despre circuite hardware evolutive, EVOLVE95, a fost ținut la Lausanne în octombrie 1995.

Există viziuni diferite despre circuitele hardware evolutive. Una dintre ele privește circuitele hardware evolutive ca o aplicație a tehnicilor evolutive pentru sinteza circuitelor.

Altă abordare privește circuitele hardware evolutive ca un echipament hardware care este capabil de adaptare online prin reconfigurarea arhitecturii sale în mod dinamic și autonom. Circuitele hardware evolutive reprezintă un obiect de cercetare diferit de algoritmi evolutivi, în care arhitectura hardware rămâne neschimbată și este utilizată pentru implementarea de funcții ale algoritmilor evolutivi, cum ar fi selecția, recombinația și mutația.

Principalul avantaj al implementării hardware a algoritmilor evolutivi este de a mări viteza de execuție a funcțiilor lor specifice. Mărirea vitezei nu implică o execuție mai rapidă a algoritmului evolutiv deoarece nu se mărește evaluarea funcției de fitness care este de cele mai multe ori partea cea mai mare consumatoare de timp a aplicației evolutive.

Clasificarea circuitelor hardware evolutive se poate face după tipul de implementare al acestora: extrinsec și intrinsec (deGaris 1994). Circuitele hardware evolutive extrinseci simulează procesul evolutiv prin software și descarcă cea mai bună configurație în hardware la fiecare generație o singură dată. Circuitele hardware evolutive intrinseci simulează procesul de evoluție direct în hardware, fiecare cromozom fiind utilizat pentru reconfigurarea dinamică a circuitului hardware. Acest lucru rezultă într-un număr de reconfigurări egal cu mărirea populației din fiecare generație. Unul din avantajele circuitelor hardware evolutive este acela că se pot obține reprezentări simbolice ale circuitelor, care mai apoi pot fi implementate într-o varietate de platforme digitale.

Abordări mai recente pun accentul pe proiectarea evolutivă a circuitelor complexe în scopul proiectării de circuite hardware evaluate dinamic. Din punct de vedere al nivelului reprezentării cromozomilor, implementarea circuitelor poate fi clasificată în abordări directe și indirecte. În abordarea directă circuitele hardware evolutive codifică biții arhitecturali ai circuitului ca și cromozomi, care specifică conectivitatea și funcțiile diferitelor componente hardware la nivel redus al circuitului. Pe de altă parte, în abordarea indirectă nu se evoluează biții arhitecturali în mod direct, ci se utilizează o reprezentare de nivel înalt, cum ar fi arbori și gramatici, ca și cromozomi, care sunt apoi utilizați pentru a genera circuite. O gramatică este reprezentată de o diagramă de producție, care poate fi un graf orientat.

Algoritmul evolutiv cel mai utilizat pentru a evolua circuitele hardware este algoritmul genetic, în care fiecare prototip de circuit este codificat cu un șir pe un bit. Algoritmul separă în mod explicit informația genetică care este recombinată și mutată (genotipul) din circuitul curent care este evaluat (fenotipul). Funcția de fitness trebuie să evalueze fiecare pas al algoritmului evolutiv și trebuie să fie calculată pentru fiecare membru al populației de evoluat. [109]

Altă clasificare a metodelor de cercetare din domeniul circuitelor hardware evolutive poate fi o clasificare a acestora în 2 grupuri: orientate către inginerie pe de o parte, și către embriologie pe de altă parte. Abordarea orientată către partea de inginerie se referă la dezvoltarea unei mașini care poate să își schimbe structura sa hardware. De asemenea încearcă să dezvolte o nouă metodă: proiectarea circuitelor hardware fără proiectanți umani. Acest grup include activități în ETL, ATR, HIP Research Labs, și Sussex University. [26]

Abordarea orientată pe partea de embriologie se referă la dezvoltarea unor mașini care se pot reproduce și repara singure. Cercetări în acest sens se fac la Swiss Federal Institute of Technology și ATR. Ambele se bazează pe analiza automatelor celulare bidimensionale. [15]

În circuitele hardware evolutive, reprezentările genotipurilor funcțiilor hardware sunt în final transformate în structuri hardware implementate în circuite FPGA. Există diverse tipuri de reprezentări. Spre exemplu, ideea de bază în implementarea evolutivă ETL este de a privi biții arhitecturali ai circuitului FPGA ca genotipuri care sunt apoi manipulate de către un algoritm genetic. Algoritmul genetic caută pentru cei mai potriviți biți arhitecturali. O dată ce s-a găsit genotipul potrivit, atunci este mapat direct în celula FPGA.

Evoluția hardware este denumită evoluție la nivel de poartă logică întrucât fiecare genă poate corespunde unei porți logice fundamentale cum ar fi o poartă *AND*.

9.17.1 Abordarea orientată pe inginerie

Începînd din 1992, ETL a desfășurat cercetări în evoluția la nivel de poartă logică și a dezvoltat 2 sisteme de aplicații. Una din ele este un robot de sudură prototip a cărei parți de control poate fi controlată de către un circuit hardware evolutiv atunci cînd are loc o eroare hardware. Utilizînd algoritmul evolutiv, algoritmul învață circuitul de implementat fără a avea nici o cunoștință anterioară despre circuit, atunci cînd funcționa corect. Alta este un sistem flexibil de recunoaștere a formelor care folosește robustețea rețelelor neuronale artificiale. În timp ce rețeaua neuronală învața funcțiile nesensibile la zgomot prin ajustarea greutateții și a pragului unităților neuronale, circuitele hardware evolutive implementează aceste funcții direct în hardware prin învățarea evolutivă.[53] De recent s-a trecut la evoluția la nivel de funcție, unde fiecare genă corespunde unei funcții reale cum ar fi multiplicarea în virgulă mobilă și funcții trigonometrice. Evoluția la nivel de funcție poate ajunge la performanțe comparabile cu cele ale rețelelor neuronale. Pentru ca această evoluție să fie posibilă, este proiectat și implementat un circuit dedicat ASIC.

De asemenea se fac cercetări și în domeniul descrierilor hardware în limbaje HDL utilizînd programarea genetică. Limbajul HDL este generat automat și o dată ce s-a obținut o descriere hardware, aceasta poate fi implementată imediat în circuitul hardware real. Pînă în prezent s-au obținut cu succes circuite simple, cum ar fi sumatoarele.

9.17.2 Abordarea orientată pe embriologie

S-au făcut cercetări active la Institutul Federal de Tehnologie din Suedia care se referă la dezvoltarea unui circuit FPGA care se poate auto-reproduce și auto-repara.

Un punct foarte interesant este acela că descrierea hardware este reprezentată prin diagrame de decizii binare (BDD) și că aceste BDD-uri sunt tratate ca genomi de către algoritmul genetic. Fiecare bloc logic al circuitului FPGA citește partea genomului care descrie funcția sa și este reconfigurat corespunzător. Dacă un anumit bloc este deteriorat, genomul poate fi utilizat pentru a realiza o operațiune de auto-reparare: unul dintre blocurile logice de rezervă va fi reconfigurat conform descrierii blocului deteriorat.

Alt tip de cercetare în acest domeniu este evoluarea unei rețele neuronale utilizînd o mașina de tip automat celular bidimensional (mașina MIT CAM8) în scopul de a construi un creier artificial.[25] Rețeaua neuronală este formată ca un model pentru construirea unui automat celular bidimensional prin evoluarea regulilor de tranziție a stărilor utilizînd un algoritm genetic.

Aria de cercetare în domeniul circuitelor hardware evolutive este nouă și prezintă un puternic potențial de cercetare în domeniul aplicațiilor fascinante care nu au putut fi abordate pînă acum datorită necesităților de adaptare sau datorită lipsei unui sistem cu răspuns în timp real. Aceste aplicații pot include comunicații multimedia și procesare digitală adaptivă. Pentru a putea fi utilizate în practică, circuitele hardware evolutive trebuie să găsească algoritmi de învățare mai rapizi și aplicații specifice.

Capitolul 10

Aplicații ale algoritmilor evolutivi în sinteza circuitelor digitale complexe

Optimizarea unui automat finit în circuitele moderne pe perioada procesului de sinteză este o problemă NP-completă. Metodele euristice sunt utilizate pentru a diviza automatele finite complexe într-o rețea de automate finite. Rețeaua de automate finite rezultată este compusă din subautomate care interacționează între ele. În această lucrare se va implementa un pachet de programe care pot fi utilizate într-un pas de pre-sinteză pentru descompunerea generalizată a automatelor finite deterministe. Acest pachet de programe va diviza un singur automat finit într-o rețea de subautomate prin reducerea complexității fiecărui subautomat în timp ce se încearcă o minimizare a numărului de submașini obținute. Aplicarea acestui tip de descompunere generalizată pentru orice automat finit va acoperi alte metode de descompunere cum ar fi: descompunerea în cascadă, în serie, în paralel, sau descompunerea prin factorizare.

10.1 Preliminarii

Legea lui Moore prezice că dimensiunile circuitelor integrate digitale se vor dubla la fiecare 18 luni. Ca un rezultat la acest fapt, perioadele de ceas necesare se înjumătățesc, ceea ce face mult mai dificil pentru un anumit set de circuite cum ar fi automatele finite complexe să satisfacă perioadele de timp de răspuns. Sinteza circuitelor complexe poate rezulta în extragerea de automate finite complexe. Programele de sinteza actuale reușesc cu greu să facă față complexității crescânde a circuitelor. Productivitatea proiectanților și uneltele EDA abia țin pasul cu frecvențele crescătoare a perioadei de ceas și a numărului de tranzistoare (creșterea densității de integrare).

Descompunerea funcțională a fost utilizată cu succes dintre alte metode pentru sinteza logică a platformelor FPGA. Descompunerea generală poate fi utilizată pentru a analiza și descompune orice sistem discret, binar, multivalent, sau simbolic, din domeniul ingineriei moderne și al științei. L. Józwiak este unul din cei care au formulat teoria și metodologia descompunerii generale care are de a face cu realizarea comportamentului automatelor mari prin rețele de automate interconectate, mai mici, care operează în paralel, denumite mașini parțiale.[82] În această lucrare se va dezvolta un program care aplică metoda descompunerii generale a automatelor finite deterministe pentru a produce circuite optimizate pentru timp de răspuns și suprafață optimă. Se va testa eficiența rezultatelor pe un set de circuite de benchmark standard precum și pe un număr de automate finite deterministe generate automat cu ajutorul pachetului de programe.

Datorită optimizării automatul inițial va utiliza un număr mai mic de porți logice și va putea funcționa la o frecvență mai ridicată decât circuitele prototip. Metoda descompunerii generalizate împarte un circuit complex în subcircuite mai mici care sunt conectate între ele. Metoda creează o nouă mapare a stărilor pentru fiecare subautomat pe baza funcției de fanin

sau fanout a fiecărei variabile de stare și a intrărilor la fiecare subautomat. Problema descompunerii stărilor este de asemenea considerată un caz special al descompunerii generalizate. Un caz particular special al unei descompunerii generale este descompunerea funcțională. Aceasta are de a face cu automate finite care au o singură stare și comportament de stări neimportante, cu funcții combinaționale. În această abordare, o funcție combinațională mare este realizată printr-o rețea de funcții mai mici.

O mașină de stări finite M poate fi descrisă de o tuplă de 5 elemente $M = (S, I, O, \delta, \lambda)$, unde S este setul de simboluri de stare, I este setul de intrări primare, O este setul de ieșiri primare, $\delta : I \times S \rightarrow S$ este funcția de stări următoare și $\lambda : I \times S \rightarrow O$ este funcția de ieșire pentru un automat Mealy iar $\lambda : S \rightarrow O$ este funcția de ieșire pentru un automat Moore. Un automat finit poate fi reprezentat printr-un graf de tranziții (STG) sau prin o tabelă de stări (STT). Automatele Moore sunt un caz special al automatelor Mealy. Prin urmare, setul de metode și teorii utilizate pentru automatele Mealy pot fi de asemenea aplicate și pentru automatele de tip Moore. În continuare se vor aplica metodele de descompunere pe automatele de tip Mealy. În cazul automatelor incomplet specificate, funcția de stări următoare este de forma $\delta : I \times S \rightarrow 2^S$, iar funcția de ieșire este de forma $\lambda : I \times S \rightarrow 2^O$.

Pachetul de programe citește descrierea automatului finit în format de intrare Kiss și generează un rezultat în format Kiss sau cod verilog. Stările unui automat finit sunt listate în automatul prototip (original) ca nume de stări simbolice. Fiecare nume de stare simbolică are o valoare binară corespunzătoare. Metoda de descompunere va schimba numărul de stări și va re-codifica valorile stărilor. Minimizarea simbolică realizează minimizarea logică înainte de recodificarea stărilor subautomatelor. Minimizarea simbolică a fost implementată de către DeMicheli în KISS (1985). O parte din neajunsurile din KISS sunt rezolvate în succesul său, NOVA, care are vine cu o abordare mai eficientă și flexibilă în rezolvarea constringerilor, reprezentând problema ca o problemă de îmbunătățire a grafului de soluții.

Definiție: O partiție Π pe un set de stări S este o colecție de subseturi disjuncte din S , denumite **blocuri**, ale căror uniune de seturi este S .

Definiție: O partiție Π pe setul de stări S ale unei mașini M se numește **partiție închisă** dacă și numai dacă două stări s și t care sunt în același bloc al lui Π , și pentru orice intrare $i \in I$, stările următoare $\delta(s,i)$ și $\delta(t,i)$ sunt într-un bloc comun din Π .

Definiție: O partiție este denumită **partiție generală** dacă nu este închisă. Mașina originală este denumită **mașina prototip** iar mașinile individuale care contribuie la funcționarea generală sunt denumite **submașini**. (Fig. 33)

Definiție: Mașina obținută ca rezultat al descompunerii este denumită **mașină descompusă** și este implementată ca o rețea de mașini interconectate. Structura generală a unei astfel de rețele este prezentată în Fig. 33.

Partiția zero, notată cu $\Pi(0)$, denotă o partiție cu $|S|$ blocuri astfel încât fiecare bloc conține exact o stare. Se poate demonstra că o mașina M poate fi descompusă într-un set de n mașini care interacționează între ele și care realizează aceeași funcție cu mașina M dacă și numai dacă există un set de partiții netriviiale astfel încât să existe următoarea definiție:

Definiție: Există o descompunere validă a mașinii M dacă pentru un set de partiții dat $\Pi_1, \Pi_2, \dots, \Pi_n$, produsul lor este egal cu $\Pi(0)$.




Figura 33. Circuitul Secvențial. Mașina Prototip. Topologia descompunerii generale

10.1 Metode de reprezentare a soluțiilor

Înainte de aplicarea unui algoritm evolutiv, este necesară o metodă de codificare a soluțiilor potențiale ale problemei într-o formă în care pot fi procesate pe calculator. Una dintre aceste abordări este de a codifica soluțiile ca șiruri binare: secvențe de 0 și 1, unde digitul corespunzător fiecărei poziții reprezintă valoarea unei variante ale soluției. O altă abordare, similară, este de a codifica soluțiile ca șiruri de numere întregi sau zecimale, unde fiecare poziție reprezintă un caz particular al soluției. Această abordare permite obținerea unei precizii mai bune și al unui nivel al complexității mai mare decât metoda comparativă, considerată restrictivă, care utilizează numai numere binare, și este adeseori „mai apropiată intuitiv de spațiul problemei” (Flemming și Purshouse 2002, p. 1228).

Altă metodă de abordare este de a reprezenta indivizii dintr-un algoritm evolutiv ca șiruri de litere, unde fiecare literă reprezintă de asemenea un aspect specific al soluției. Un exemplu al acestei tehnici este abordarea lui Hiroaki Kitano în „codificarea gramaticală”, unde algoritmului evolutiv i s-a atribuit sarcina de a evolua un set simplu de reguli reprezentate sub forma unei gramatici libere de context care a fost utilizată mai apoi pentru a genera rețele neuronale antrenate pentru diverse probleme (Mitchell 1996, p. 74).

Scopul acestor metode este de a facilita definirea operatorilor care produc modificările aleatorii ale candidaților selectați, cum ar fi: schimbarea din 0 la 1 sau invers, adăugarea sau scăderea unei valori a unui număr cu un nivel ales aleator, sau schimbarea unei litere cu alta. Spre exemplu, codificarea gramaticală a lui Kitano, menționată mai sus, poate fi scalată în mod eficient pentru a crea rețele neuronale complexe de dimensiuni mari, iar arborii utilizați de Koza în programarea genetică pot crește și deveni arbitrar de largi astfel încât să poată rezolva orice problemă la care pot fi aplicați.

Definiție: Un Algorithm Evolutiv (AE) descris sub forma $AE = (I, \Phi, \Omega, \Psi, s, \iota, \mu, \lambda)$ este denumit Algorithm Genetic (GA) [122] dacă și numai dacă:

- (1) $I = B^l$ (spațiul binar $\{0, 1\}$);
- (2) $a \in I: \Phi(a) = \delta(f(Y(a)), \Theta_\delta)$, unde $\delta: \mathcal{R} \times \Theta_\delta \rightarrow \mathcal{R}^+$ este o funcție de scalare (C1), și Y este o funcție de codificare (C2);
- (3) $\Omega = \{ m_{\{pm\}}: I^\mu \rightarrow I^\mu, r_{\{pc, z\}}: I^\mu \rightarrow I^\mu, r_{\{pc\}}: I^\mu \rightarrow I^\mu \}$ (C3);
- (4) $\Psi(P) = s(m_{\{pm\}}(r_{\{pc, z\}}(P)))$;
- (5) $s: I^\mu \rightarrow I^\mu$, operatorul de selecție proporțională, care eșantionează indivizii în acord cu funcția de probabilitate (C4);
- (6) Condiția de terminare ι (C5);
- (7) $\lambda = \mu$ (numărul de indivizi descendenți egal cu numărul de indivizi părinți)

În această definiție s-au utilizat: I = spațiul soluțiilor, $\Phi(a)$ = funcția de fitness, și formele auxiliare (C1-C5).

(C1) AG necesită o funcție de scalare $\delta: \mathcal{R} \times \Theta_\delta \rightarrow \mathcal{R}^+$ (valori reale pozitive) pentru maparea valorilor funcției obiectiv $f(Y(a))$ la valori reale pozitive.[118] Sunt mai multe metode scalare; cele mai utilizate metode sunt descrise după cum urmează:

Scalare liniara statică: $\delta(f(Y(a), \{c_0, c_1\})) = c_0 f(Y(a)) + c_1$, unde $c_0 \in \mathcal{R} \setminus \{0\}$, $c_1 \in \mathcal{R}$ sunt constante.

Scalare liniara dinamică: $\delta(f(Y(a), \{c_0, P(t)\})) = c_0 f(Y(a)) - \min \{ f(Y(a_j)) \mid a_j \in P(t) \}$, unde $P(t)$ reprezintă populația curentă și $c_0 \in \mathcal{R} \setminus \{0\}$.

Scalare logaritmică: $\delta(f(Y(a), \{c_0\})) = c_0 - \log(f(Y(a)))$, unde funcția obiectiv ia valori pozitive și

$c_0 > \log(f(x)) \quad \forall x \in \Pi[u_i, v_i] \quad (i=1, n)$, unde x reprezintă variabilele obiect și $\{u_i, v_i\}$ domeniul de variabile obiect.

Scalarea exponențială: $\delta(f(Y(a), \{c_0, c_1, c_2\})) = (c_0 f(Y(a)) + c_1)^{c_2}$, unde $c_0 \in \mathcal{R} \setminus \{0\}$, $c_1 \in \mathcal{R}$ sunt constante.

(C2) AG, spre deosebire de SE și PE, lucrează cu șiruri de biți de lungime fixă l , deci spațiul indivizilor este $I = B^l$. În cazul aplicării AG la probleme de optimizare, cu parametri care iau valori continue de forma $f: \Pi[u_i, v_i] \quad (i=1, n) \rightarrow \mathcal{R} \quad (u_i < v_i)$, șirul de biți din vectorul $a = (a_1, \dots, a_l) \in B^l$ codifică vectorul $x \in \Pi[u_i, v_i] \quad (i=1, n)$. Acest proces se realizează prin împărțirea logică a șirului de biți în n segmente egale ca lungime, l_x , astfel încât $l = n \cdot l_x$ și fiecare segment $a_{i1}, \dots, a_{il_x} \in B^{l_x}$ din a codifică variabilele obiect x_i corespunzătoare. Decodificarea unui segment se face prin conversia pozițiilor binare în valorile întregi corespunzătoare, între 0 și 2^{l_x-1} . Apoi se face maparea liniară a întregilor în intervalul de valori reale $[u_i, v_i]$, astfel obținem funcția pentru decodificare $Y^l: B^{l_x} \rightarrow [u_i, v_i]$. Decodificarea numerelor din baza binară în zecimal se realizează prin următoarea formulă:

$$Y^l(a_{i1}, \dots, a_{il_x}) = u_i + \frac{v_i - u_i}{2^{l_x} - 1} \left(\sum_{j=0}^{l_x-1} a_i(l_x - j) \times 2^j \right)$$

Prin interpretarea segmentelor șirului de biți în *codul Gray* reprezentarea este mai potrivită pentru AG, îmbunătățind schimbările pe care le face operatorul de mutație (Hollstien, 1971). În reprezentarea binară, o singură mutație a celui mai semnificativ bit conduce la alterarea majoră a șirului. Pentru codul Gray acest lucru se produce numai în puține cazuri. Există multe forme ale codului Gray pentru codificarea aceluiași șiruri de biți. Cel mai folosit este *codul Gray reflectat binar*. Prin generarea sa se pleacă cu toți biții zero și se schimbă succesiv cel mai din dreapta bit, pentru a produce un nou șir. De exemplu,

reprezentările unor numere întregi în bazele zece, doi standard și cod Gray sunt: 0-000-000 , 1-001-001 , 2-010-011 , 3-011-010 , 4-100-110 , 5-101-111 , 6-110-101 , 7-111-100.

Se definește un operator \oplus care indică adăugarea de modulo 2 în \mathbf{B} (spațiul binar), astfel că avem: $0 \oplus 0 = 0$, $0 \oplus 1 = 1$, $1 \oplus 0 = 1$, $1 \oplus 1 = 0$. Conversia reciprocă între un șir de biți în codul standard binar $a = (a_1, \dots, a_l) \in B^l$ și corespondentul său în cod Gray $b = (b_1, \dots, b_l) \in B^l$, pentru $\forall i \in \{1, \dots, l_x\}$, se definește prin următoarea formulă:

$$\text{Standard} \rightarrow \text{Gray: } \gamma : b_i = \begin{cases} a_i, & \text{if } i = 1, \\ a_{i-1}, & \text{if } i > 1; \end{cases} \quad \text{Gray} \rightarrow \text{Standard: } \gamma^{-1} : a_i = \bigoplus_{j=1}^i b_j.$$

Funcția de decodificare a numerelor reprezentate prin codul Gray în numere în baza zecimală are forma:

$$Y^i(b_{i1}, \dots, b_{il_x}) = u_i + \frac{v_i - u_i}{2^{l_x} - 1} \left(\sum_{j=0}^{l_x-1} (\bigoplus_{k=1}^{l_x-j} b_{ik}) \times 2^j \right)$$

(C3) Operatorul de mutație $m'_{\{pm\}} : I \rightarrow I$, folosind inversarea biților pentru fiecare poziție supusă mutației, produce un șir de biți $a' = (a_1', \dots, a_l') = m'_{\{pm\}}(a_1, \dots, a_l) = m'_{\{pm\}}(a)$ care satisfac , pentru $\forall i \in \{1, \dots, l\}$, următoarea condiție:

$$a_i' = \begin{cases} a_i, & \text{if } \zeta_i > p_m, \\ 1 - a_i, & \text{if } \zeta_i \leq p_m; \end{cases} \quad \text{unde } p_m \in [0, 1] \text{ este probabilitatea de mutație, iar}$$

ζ_i este o variabilă aleatoare uniformă, eșantionată altfel pentru fiecare bit.

Pentru crossover *într-un punct* se alege aleatoriu o poziție de încrucișare în șirul de biți și se schimbă toți biții la dreapta acelei poziții între cei doi parteneri s și v rezultând:

$$s' = (s_1, \dots, s_{\zeta-1}, s_{\zeta}, v_{\zeta+1}, \dots, v_l) \text{ și } v' = (v_1, \dots, v_{\zeta-1}, v_{\zeta}, s_{\zeta+1}, \dots, s_l).$$

Operatorul de crossover într-un punct este inferior din punct de vedere al performanțelor față de alți operatori de același tip. Astfel, la acest operator există o puternică dependență de poziția bitului a probabilității de schimb. Pe măsură ce indicile poziției bitului crește spre l (lungimea sirului) probabilitatea sa de schimb tinde la 1.

Crossover-ul *multipunctual*, cu rata p_c , are $z \geq 1$ pozitii încrucișate și schimbă, între partenerii S și T selectați aleatoriu din populație, fiecare al doilea segment al poziției de încrucișare care urmează, celelalte segmente rămânând neschimbate.

Consideram $(\zeta''_1, \dots, \zeta''_z) \in \{1, \dots, l-1\}$ poziții de încrucișare eșantionate aleatoriu, unde $\zeta''_k < \zeta''_{k+1}$ și $\zeta''_{z+1} = l$ dacă z este impar, $k \in \{1, \dots, l\}$. Există mai multe tipuri de operatori de crossover multipunctuali, dintre care:

$$\begin{aligned} \text{- crossover în } z \text{ puncte } r_{\{pcz\}}: a'_i &= \begin{cases} a_{S,i}, & i (\zeta''_k < i \leq \zeta''_{k+1}), k \leq z, k \neq 2k \\ a_{T,i}, & \text{in caz contrar;} \end{cases} \\ \text{- crossover uniform } r_{\{pc\}}: a'_i &= \begin{cases} a_{S,i}, & \text{if } \zeta_i > 1/2, \\ a_{T,i}, & \text{if } \zeta_i \leq 1/2; \end{cases} \end{aligned}$$

Au fost creați alți operatori de crossover: crossover cu puncte de încrucișare variabile, crossover distribuit, crossover punctual, operatori care includ astfel autoadaptarea în AG.

(C4) AG, la fel ca și PE, folosesc pentru selecție o regulă probabilistică de supraviețuire. Probabilitatea de supraviețuire sau selecție $p_s(a) = \wp \{a \in s(P(t)) \mid a \in P(t)\}$ în metoda de selecție proporțională $s : I^\mu \rightarrow I^\mu$ se calculează cu formula:

$$p_s(a_i(t)) = \frac{\Phi(a_i(t))}{\sum_{j=1}^{\mu} \Phi(a_j(t))}$$

ținând cont de fitness-ul relativ al indivizilor $a_i(t) \in P(t) = \{a_1(t), \dots, a_\mu(t)\}, \forall i \in \{1, \dots, \mu\}$.

(C5) Terminarea algoritmului este controlată de numărul de generații pentru timpul de rulare t (cu o valoare maximă t_{max}) și este dat de următoarea formulă:

$$t(P(t)) = \begin{cases} true, & \text{if } t > t_{max}, \\ false, & \text{otherwise} \end{cases}$$

Uneori terminarea programului este controlată de un parametru $b(P(t))$, care măsorează diversitatea genotipului. Notînd un individ cu $a_i = (a_{i,1}, \dots, a_{i,l}), \forall i \in \{1, \dots, \mu\}$, parametrul $b(P(t))$ al unei populații se calculează cu formula:

$$t(P(t)) = \frac{1}{1 \cdot \mu} \sum_{j=1}^{\mu} \max \left\{ \sum_{i=1}^{\mu} (1 - a_{i,j}), \sum_{i=1}^{\mu} a_{i,j} \right\} \in [0.5; 1.0].$$

Valorile $b \in [0.5; 1.0]$ reprezintă procentele medii ale valorilor cele mai remarcabile în fiecare poziție a șirului ce constituie un individ din populație. Valori mai mari sau mai mici ale lui b indică o diversitate genotipică mai mare sau mai mică. Folosind parametrul b criteriul de terminare al AG este de forma:

$$t(P(t)) = \begin{cases} true, & \text{if } b(P(t)) > b_{max}, \\ false, & \text{otherwise} \end{cases}$$

Aici parametrul $b_{max} \approx 0.95 - 0.99$ definește limita inferioară a diversității, necesară a fi menținută în populație. Punctele de căutare în SE sunt vectori ai parametrilor obiect n -dimensionali $x \in \mathfrak{R}^n$. Dîndu-se o funcție obiectiv $f : \mathfrak{R}^n \rightarrow \mathfrak{R}$, funcția de fitness Φ este în principiu identică cu f , adică dîndu-se vectorul $a \in I$ avem $\Phi(a) = f(x)$.

Aici x este variabila obiect, componentă a lui $a = (x, \sigma, \alpha) \in I = \mathfrak{R}^n \times A_s$, unde σ și α sunt vectori și $A_s = \mathfrak{R}^{n\sigma} \times [-\pi, \pi]^{n\alpha}$; $n_\sigma \in \{1, \dots, n\}$; $n_\alpha \in \{0, (2n - n_\sigma)(n_\sigma - 1)/2\}$, $\mathfrak{R}^{n\sigma}$ mulțimea valorilor reale pozitive. Vectorul parametrilor obiect x poate avea atașată una pînă la n deviații standard diferite α_i și pînă la $n(n-1)/2$ unghiuri de rotație $\alpha_{ij} = [-\pi, \pi]$ cu $(i \in \{1, \dots, n-1\}, j \in \{i+1, \dots, n-1\})$, astfel că numărul maxim de parametri ai strategiei este $w = n(n+1)/2$. Pentru cazul $1 < n_\sigma < n$ deviațiile standard $\sigma_1, \dots, \sigma_{n_\sigma-1}$ sunt cuplate cu variabilele obiect $x_1, \dots, x_{n_\sigma-1}$ și $\sigma_{n_\sigma-1}$ este folosit pentru variabilele rămase x_{n_σ}, \dots, x_n .

Ecuatia schemei: Fie $\zeta(S,t)$ numărul de șiruri mapate prin schema S în generația curentă. Prin combinarea operatorilor de selecție, crossover, și mutație, este obținută o nouă formă de ecuație a schemei de reproducere:

$$\zeta(S,t+1) \geq \zeta(S,t) \frac{f(S,t)}{F(t)} \left[1 - p_c \frac{\delta(S)}{L-1} - o(S)p_m \right]$$

Pe baza ecuației de mai sus se poate concluziona faptul că doar o valoare ridicată a fitness-ului nu este suficientă pentru a obține o rată mare de creștere. Într-adevăr, scheme de dimensiuni reduse, de ordin scăzut, peste medie primesc un număr exponențial mai mare de încercări în generațiile următoare ale AG.

10.2 Seturi de funcții de test

Este foarte dificil de a indica care algoritm este cel mai potrivit pentru a rezolva o problemă particulară. Pentru a avea o orientare generală în alegerea algoritmului potrivit de căutare în spațiul soluțiilor, K.A. De Jong, în 1975, a propus 5 funcții de test care sunt des utilizate și în prezent în cercetările din domeniul AG. H.P. Schwefel în 1977 a propus 62 de funcții pentru SE care acoperă o diversitate enormă de topologii de spații de căutare. Mai mulți autori au propus funcții de test, printre care H.H.Rosenbrock (1960), I.O.Bohachevsky (1986) și T. Bäck în (1996). Relațiile lui De Jong sunt funcții simple, concepute pentru a distinge diferite tipuri de spații de căutare, respectiv continue/discontinue, convexe/neconvexe, unimodale/multimodale, cuadractice/necuaractice, deterministe/stohastice sau de dimensiune mică/mare. De Jong a reprezentat fiecare parametru sau număr real ca un întreg format dintr-un număr de biți, împărțit la o constantă. Expresiile pentru aceste funcții sunt redată în Tabelul 17.

T. Bäck în 1996 a propus 5 funcții (f_1, \dots, f_5) care sunt scalabile referitor la dimensiunea lor n . Setul include o funcție unimodală, continuă pentru compararea vitezei de convergența a algoritmului, o funcție în scară cu mai multe trepte de înălțimi diferite pentru a testa algoritmi evolutivi în cazul absenței oricărei informații despre gradientul local. Sunt acoperite și funcțiile multimodale de diferite complexități. Relația $f_1(x) = \sum_{i=1}^n x_i^2$ (modelul sferei) definește o funcție continuă, puternic convexă, unimodală. Funcția treaptă este de forma $f_2(x) = \sum_{i=1}^n [x_i + 0.5]^2$. Funcția de test continuă unimodală (funcția Ackley) este definită prin următoarea relație:

$$f_3(x) = -c_1 \cdot \exp\left(-c_2 \sqrt{\frac{1}{n} \sum_{i=1}^n x_i^2}\right) - \exp\left(\frac{1}{n} \cdot \sum_{i=1}^n \cos(c_3 \cdot x_i)\right) + c_1 + e,$$

unde $c_1 = 20$, $c_2 = 0.2$, $c_3 = 2\pi$.

O funcție multimodală a fost introdusă prima dată de Fletcher și Powell, în 1963, și are forma:

$$f_4(x) = \sum_{i=1}^n (A_i - B_i)^2 \text{ cu } A_i = \sum_{j=1}^n (a_{ij} \sin \alpha_j + b_{ij} \cos \alpha_j) \text{ și } B_i = \sum_{j=1}^n (a_{ij} \sin x_j + b_{ij} \cos x_j)$$

Ultima funcție din set este $f_5(x) = \sum_{i=1}^n (C^i(x_i) + x_i^2 - 1)$, unde:

$$C^i(x) = \begin{cases} \frac{C(x)}{C(1)|x|^{2-D}}, & \text{daca } x \neq 0, \\ 1 & , \text{daca } x = 0. \end{cases}$$

Notația utilizată cuprinde $C(x) = \sum_{j=-\infty}^{\infty} \frac{1 - \cos(b^j x)}{b^{(2-D)j}}$, unde $D = 1.85$; $b = 1.85$.

Funcție	Definiție	Caracteristici
f_1	$\sum_{i=1}^3 x_i^2$	unimodală quadratică; $-5.12 \leq x_i \leq 5.12$ vmg ^{a)} = 0 la $(x_1, x_2, x_3) = (0, 0, 0)$
f_2	$100(x_1 - x_2)^2 + (1 - x_1)^2$	multimodală; $-2.048 \leq x_i \leq 2.048$; vmg = 0 la $(x_1, x_2) = (1, 1)$
f_3	$\left[\sum_{i=1}^5 \text{int}(x_i) \right]^b$	funcție discontinuă în trepte; vmg = -30 în tot intervalul $-5.12 \leq x_i \leq 5.12$
f_4	$\left[\sum_{i=1}^{30} i x_i^4 + \text{Gauss}(0,1) \right]^c$	dimensiune superioară, stohastică; $-1.28 \leq x_i \leq 1.28$; vmg = 0 la $(x_1, x_2, \dots, x_{30}) = (0, 0, \dots, 0)$ fără considerarea zgomotului gaussian
f_5	$\frac{1}{\frac{1}{K} + \sum_{j=1}^{25} f_n^{-1}(x_1, x_2)}$, unde $f_j(x_1, x_2) = c_j + \sum_{i=1}^2 (x_i - a_{ij})^6$	multimodală extremă, maxime distincte; $-65.536 \leq x_i \leq 65.536$; $K = 500$; $c_j = j$; vmg = 0.998 la $(x_1, x_2) = (-32, -32)$

Tabelul 17. Funcțiile de test De Jong [27]

a) vmg – valoarea minimului global;

b) int(x_i) – rotunjește numărul la întregul inferior cel mai apropiat;

c) Gauss(0,1) – variabila aleatorie cu o distribuție gaussiană normală, cu media 0 și deviația standard 1.

În f_5 valorile lui a_{ij} sunt date de:

$$[a_{ij}] = \begin{bmatrix} -32 & -16 & 0 & 16 & 32 & -32 & -16 & \dots & 0 & 16 & 32 \\ -32 & -32 & -32 & -32 & -32 & -16 & -16 & \dots & 32 & 32 & 32 \end{bmatrix}$$

Pentru optimizarea condițiilor care apar în diferite probleme au fost propuse mai multe funcții test (Hock 1981, Floudas 1987, Schwefel 1995, Michalewicz 1996). Cîteva din acestea sunt rediate mai jos. La minimizarea funcției:

$$G_1(x, y) = 5x_1 + 5x_2 + 5x_3 + 5x_4 - 5 \sum_{i=1}^4 x_i^2 - \sum_{i=1}^9 y_i, \text{ avem următoarele condiții:}$$

$$\begin{array}{lll} 2x_1 + 2x_2 + y_6 + y_7 \leq 10 & 2x_1 + 2x_3 + y_6 + y_8 \leq 10 & 2x_2 + 2x_3 + y_7 + y_8 \leq 10 \\ -8x_1 + y_6 \leq 0 & -8x_2 + y_7 \leq 0 & -8x_3 + y_8 \leq 0 \\ -2x_4 - y_1 + y_6 \leq 0 & -2y_2 - y_3 + y_7 \leq 0 & -2y_4 - y_5 + y_8 \leq 0 \\ 0 \leq x_i \leq 1, i=1,2,3,4 & 0 \leq y_i \leq 1, i=1,2,3,4,5,9 & 0 \leq y_i, i=6,7,8 \end{array}$$

Soluția globală este $(x^*, y^*) = (1, 1, 1, 1, 1, 1, 1, 1, 1, 3, 3, 3, 1)$, iar $G_1(x^*, y^*) = -15$.

Minimizarea funcției $G(X) = e^{x_1 x_2 x_3 x_4 x_5}$, cu condițiile neliniare:

$$\begin{array}{lll} x_1^2 + x_2^2 + x_3^2 + x_4^2 + x_5^2 = 10 & x_2 x_3 - 5x_4 x_5 = 0 & x_1^3 + x_2^3 = -1 \\ -2.3 \leq x_i \leq 2.3, i=1,2 & -3.2 \leq x_i \leq 3.2, i=3,4,5. & \end{array}$$

Minimul global este la $X = (-1.7171743; 1.595709; 1.827247; -0.7636412; -0.7636450)$ iar $G_2(X) = 0.0539498478$.

Maximizarea funcției $G_3(x) = \frac{3x_1 + x_2 - 2x_3 + 0.8}{2x_1 - x_2 + x_3} + \frac{4x_1 - 2x_2 + x_3}{7x_1 + 3x_2 - x_3}$, cu condițiile:

$$\begin{array}{lll} x_1 + x_2 - x_3 \leq 1 & -x_1 + x_2 - x_3 \leq -1 & 12x_1 + 5x_2 + 12x_3 \leq 34.8 \\ 12x_1 + 12x_2 + 7x_3 \leq 29.1 & -6x_1 + x_2 + x_3 \leq -4.1 & 0 \leq x_i, i=1,2,3 \end{array}$$

conduce la soluția globală $x^* = (1, 0, 0)$ și $G_3(x^*) = 2.471428$.

10.3 Reprezentări grafice ale funcțiilor de test




Figura 34. $|x| + \cos(x)$




Figura 35. $|x| + \sin(x)$




Figura 36: $(x^2 + x) \times \cos(x)$




Figura 37. $x \times \sin(4x) + 1.1 \times y \times \sin(2y)$




Figura 38. $y \times \sin(4x) + 1.1 \times x \times \sin(2y)$




Figura 39. $0.5 + \frac{\sin^2 \sqrt{x^2 + y^2} - 0.5}{1 + 0.1 \times (x^2 + y^2)}$

10.4 Abordări precedente

Descompunerea mașinilor secvențiale a fost pentru prima dată tratată printr-o metodă formală de către Hartmanis și Stearns [49]. Ei au propus două tipuri de descompunere, în paralel și în cascadă, pe baza topologiei mașinii descompuse. Una din cele mai simple metode prin care o mașina poate fi împărțită în mai multe submașini este **descompunerea paralelă**.

Structura submașinilor este dată de faptul că acestea sunt alimentate cu aceeași secvență de intrare dar ele funcționează în mod independent una de cealaltă. Nu există nici o interacțiune sau schimb de informații între submașini. Această metodă are o utilitate limitată în proiectarea mașinilor de stări finite moderne întrucât abordările practice nu prezintă în mod curent o bună descompunere în paralel. Alt tip de descompunere este descompunerea în **cascadă** sau în **serie**, unde din nou fiecare submașina este condusă de aceeași secvență de intrare, dar submașinile nu mai funcționează în mod independent una de cealaltă. O submașina este alimentată prin intermediul unor intrări auxiliare cu informații despre stările interne curente ale celorlalte submașini. Posibilitatea trecerii informației de stare de la o submașină la următoarea submașină face ca descompunerea în cascadă să fie mai puternică decât descompunerea în paralel. Transmiterea informației de stare este realizată serial și o submașina necesită informații atât despre starea sa internă cât și de la stările predecesorilor ei. Ea își trimite apoi informația de stare doar către mașinile succesoare.

O altă formă de descompunere a fost prezentată de către Devadas și Newton [31]. În varianta propusă de ei ambele componente ale mașinilor descompuse interacționează una cu cealaltă. Această formă de descompunere implică identificarea subrutinelor de **factori** din mașina prototip, pentru ca apoi să extragă acești factori și să-i reprezinte ca o mașina separată de **factorizare** [48]. Ocurențele acestor factori devin apeluri către mașinile de factorizare din mașinile factorizate. Metoda nu are o funcție de cost definită pentru optimizare și nu garantează nimic despre calitatea descompunerii.

Descompunerea generală, sau descompunerea arbitrară, poate avea diverse tipuri de topologii și acoperă orice tip de descompunere. Principala constrângere la ieșire rămâne faptul că orice pereche de stări din mașina prototip trebuie să aibă coduri distincte în mașina descompusă care rămâne neschimbată. Constrângerile rămase depind de celelalte submașini de la care o submașina particulară primește informații despre starea curentă. Tipurile de constrângeri impuse se pot observa prin studiul topologiei din exemplul din Fig. 33

Tehnologiile microelectronicii moderne permit oportunități în vederea proiectării circuitelor și sistemelor digitale foarte complexe la un cost relativ scăzut și furnizează o mare diversitate de construcții de blocuri logice. Aceste oportunități totuși nu pot fi exploatate la maxim, datorită anumitor limitări ale metodelor de sinteză logică tradiționale. În cazul particular al (C)PLD-urilor, FPGA-urilor și porților CMOS complexe, constrângerile sunt impuse nu de către tipul funcțiilor pe care un anumit bloc le poate îndeplini, ci de diverși parametri structurali din construcția blocului logic, cum ar fi numărul de intrări, ieșiri, termeni produs, bistabilele dint-un anumit bloc sau numărul de tranzistori în serie sau în paralel dintr-o anumită poartă logică, precum și de numărul de interconexiuni dintre blocurile funcționale.

Orice bloc funcțional este capabil să implementeze o anumită funcție logică, în limita unor specificații de proiectare. Pe de altă parte, metodele de sinteză logică tradițională nu iau în considerație constrângerile structurale impuse. În principiu, ele sunt fidele doar unor cazuri foarte specifice de structuri de implementări posibile, care implică sisteme complete de porți logice de o funcționalitate minimală (*and + or + not, and + exor + mux*). Ele necesită o mapare tehnologică post-sinteză pentru alte structuri de implementare.

Dacă scopul procesul de sinteză diferă semnificativ de aceste sisteme minimale (implică un mare număr de porți complexe, celule FPGA sau (C)PLD-uri), maparea tehnologică bazată pe librării este imposibilă și nici o mapare tehnologică nu poate garanta un rezultat bun dacă procesul de sinteză inițial a fost realizat fără a se ține cont de scopul actual.

Prin urmare, există multă cercetare în domeniul descompunerii generale (funcționale) a circuitelor combinaționale și a a mașinilor secvențiale. Cele mai promițătoare abordări recente în analiza patern-urilor, descoperirea de cunoștințe, mașini cu posibilități de învățare, baze de date, data mining, sunt de asemenea bazate pe descompunerea funcțională generală.

Pentru circuite mari, numărul de descompuneri posibile este atât de mare încât devine necesar faptul că trebuie construite doar cele mai eficiente descompuneri, cu funcțiile de evaluare și mecanismele de selecție adecvate. Aceste mecanisme de evaluare și selecție trebuie să limiteze spațiul de căutare la o mărime abordabilă în timp ce permit menținerea unei calități înalte a soluțiilor într-un spațiu limitat. Metoda descompunerii generale poate fi aplicată în multe domenii precum inginerie și știința, inclusiv sinteza logică și arhitecturală a sistemelor VLSI [87], analiza patern-urilor, descoperirea de cunoștințe, mașini cu posibilități de învățare, sisteme de decizie, baze de date, data mining și altele.[113] Partițiile și seturile permit accesul la modelarea informației digitale.[61]

10.5 Metode de implementare

Principalul obiectiv în această lucrare este de a aplica metoda de descompunere generală unei mașini secvențiale, pentru a reduce complexitatea fiecărei submașini în timp ce se încearcă menținerea unui număr total redus de submașini. Prin utilizarea algoritmilor genetici, AG, se încearcă îmbunătățirea performanțelor submașinilor descompuse în raport cu o funcție de cost definită [19]; în decursul procedurii de descompunere acestea sunt verificate dacă respectă proprietățile descompunerii generale. Cum se codifică o soluție potențială a unei probleme într-un cromozom potrivit este o problema cheie pentru AG. În prezent există numeroase abordări utilizate pentru reprezentarea codificată a cromozomilor pentru proiectarea structurilor hardware. Mai mult, alegerea unei metode de reprezentare potrivită a unei soluții candidate la problemă este fundamentul aplicării AG pentru a rezolva probleme din lumea reală, aceste condiții fiind pașii necesari calculului evolutiv [20].

Prin utilizarea AG se poate defini **genotipul** ca fiind structura ADN care codifică soluția și **fenotipul** ca fiind soluția codificată. Un **cromozom** reprezintă o soluție a problemei și este un membru al populației de soluții. Fiecare cromozom conține mii de **gene**, care sunt blocuri funcționale ADN, fiecare genă aparținând unor cromozomi omologi poate avea diverse expresii, denumite **alele**, care corespund unei valori specifice a genelor. [121]

Genomul reprezintă de asemenea întreaga structură genetică. În cazul curent cromozomul conține un șir de biți aparținând unui alfabet binar și o alela este codificată cu 0 și 1. Fiecare cromozom poate fi considerat ca un punct în spațiul de căutare al soluțiilor posibile aparținând problemei de descompunere generală. Datorită faptului că informația codificată este conținută pe diferite nivele, se poate face o analogie cu sistemele numerice poziționale, unde codurile sunt pe un nivel inferior de abstractizare cu numerele, și are avantajul unei reprezentări economice. Presupunând că n este numărul total de stări, se vor calcula mai întâi numerele sistem ca fiind toate partițiile posibile construite cu aceste stări. Numărul lor total este $n!$ (numărul de permutații a n stări, deoarece fiecare partiție conține toate stările într-o ordine dată). De asemenea trebuie ținut cont de împărțirea în blocuri funcționale.

Se utilizează $n-1$ coduri binare cu următoarea specificație: 0 pe poziția k înseamnă o separare între diferite blocuri de stări de pe pozițiile $(k, k+1)$, iar 1 pe poziția k înseamnă că stările din poziția $(k, k+1)$ aparțin aceluiași bloc logic. Din acest fapt rezultă că numărul de poziții binare necesare pentru codificarea unui „număr” este $d = (\log_2 n!) + (n-1)$ poziții binare. O soluție este compusă din combinarea mai multor partiții. În mod similar, după intersecția binară și mutație, se testează validitatea soluțiilor următoare, pentru a putea calcula valoarea funcției de fitness.




Figura 40. Descrierea funcțională pentru AG conventional

Parametrii principali pentru controlarea AG sunt mărimea populației M , și numărul maxim de generații care trebuie rulate G . Parametrii secundari, precum Pr , Pc , Pm , sunt utilizați pentru controlul frecvenței de reproducere, intersecție și respectiv mutație. În Fig. 40 este reprezentată o descriere funcțională a AG convențional care lucrează pe un șir de cromozomi de marime fixă. Indexul i se referă la un individ din populația de mărime M , iar variabila Gen reprezintă numărul generației curente. Fiecare reprezentare a circuitului descompus este evaluată de o funcție de fitness pentru funcționalitate și performanță.[90]

Tabelul 18. Partiționarea automată a subautomatelor de stări

Nr. stări automat prototip	Nr. soluții $\log_n(n)$	Nr. blocs $[N/Nb]$	Variația $[N\%Nb]$	Mutația 25%	Partiția normată	Listă taieturi
4	2	2	0	0	2 2	2
5	2	2	1	0	2 3	3
6	2	3	0	0	3 3	3
7	2	3	1	0	3 4	4
8	3	2	2	0	2 3 3	3 6
9	3	3	0	0	3 3 3	3 6
10	3	3	1	0	3 3 4	4 7
11	3	3	2	0	3 4 4	4 8
12	3	4	0	1	4 4 4	4 8
13	3	4	1	1	4 4 5	5 9
14	3	4	2	1	4 5 5	5 10
15	3	5	0	1	5 5 5	5 10
16	4	4	0	1	4 4 4 4	4 8 12
17	4	4	1	1	4 4 4 5	5 9 13
18	4	4	2	1	4 4 5 5	5 10 14
19	4	4	3	1	4 5 5 5	5 10 15
20	4	5	0	1	5 5 5 5	5 10 15
21	4	5	1	1	5 5 5 6	6 11 16
22	4	5	2	1	5 5 6 6	6 12 17
23	4	5	3	1	5 6 6 6	6 12 18
24	4	6	0	1	6 6 6 6	6 12 18
25	4	6	1	1	6 6 6 7	7 13 19
26	4	6	2	1	6 6 7 7	7 14 20
27	4	6	3	1	6 7 7 7	7 14 21
28	4	7	0	1	7 7 7 7	7 14 21
29	4	7	1	1	7 7 7 8	8 15 22
30	4	7	2	1	7 7 8 8	8 16 23
31	4	7	3	1	7 8 8 8	8 16 24
32	5	6	2	1	6 6 6 7 7	7 14 20 26
33	5	6	3	1	6 6 7 7 7	7 14 21 27
34	5	6	4	1	6 7 7 7 7	7 14 21 28
35	5	7	0	1	7 7 7 7 7	7 14 21 28
36	5	7	1	1	7 7 7 7 8	8 15 22 29
37	5	7	2	1	7 7 7 8 8	8 16 23 30
38	5	7	3	1	7 7 8 8 8	8 16 24 31
39	5	7	4	1	7 8 8 8 8	8 16 24 32
40	5	8	0	2	8 8 8 8 8	8 16 24 32
41	5	8	1	2	8 8 8 8 9	9 17 25 33
42	5	8	2	2	8 8 8 9 9	9 18 26 34
43	5	8	3	2	8 8 9 9 9	9 18 27 35
44	5	8	4	2	8 9 9 9 9	9 18 27 36
45	5	9	0	2	9 9 9 9 9	9 18 27 36
46	5	9	1	2	9 9 9 9 10	10 19 28 37
47	5	9	2	2	9 9 9 10 10	10 20 29 38

După cum se poate observa în tabelul 18, algoritmul genetic efectuează o evaluare a numărului de stări a automatului prototip, după care se încearcă o partiționare automată a numărului de subautomate care vor fi descompuse. Din aceste partiționări se vor obține reprezentările necesare pentru construirea populației de soluții specifice fiecărei generații. Numărul de subautomate obținute pentru fiecare automat original, este dat de ecuația:

$$N_b = \log_2(n),$$

unde n este egal cu numărul de stări ale automatului prototip. Utilizând această reprezentare se obține o „codificare” în scară logaritmică a numărului de stări din automatul inițial. În fiecare subautomat există un număr de stări interne specifice. Numărul de stări interne ale fiecărui subautomat este dat de numărul de „blocuri” de stări din formula $[N/N_b]$.

În cazul în care raportul, sau cîțul dintre numărul de stări din automatul original și numărul de subautomate nu este egal cu zero, atunci obținem o variație dată de restul împărțirii lui $[N\%N_b]$. Restul va fi împărțit în mod uniform pentru fiecare bloc de partiții în parte, pentru a efectua o uniformizare a numărului de stări specifice fiecărui subautomat.

În fiecare bloc de stări există o mutație, care de fapt reprezintă un pivot mobil care se poate muta la stînga sau la dreapta numărului de stări specifice fiecărui bloc. Procentul de mutație este de 25% din valoarea numărului de blocuri din fiecare subautomat descompus. Rolul operatorului de mutație este de a permite o variație a combinațiilor obținute, în ideea de a testa cît mai multe cazuri posibile de optim local, în eventualitatea apropierii cît mai mult de cazul optim. În urma aplicării operatorilor sus-menționați, se obține pe coloana a 5-a lista de partiții normale, care vor fi luate în considerație pentru aplicarea operatorilor genetici de selecție și recombinare. Lista finală de „tăieturi” care vor fi aplicate numărului de stări din automatul original este obținută în ultimă coloană. Ele sunt specifice fiecărui subautomat obținut, și vor fi folosite pentru calculul indivizilor corespunzători populației de soluții.

Funcția de fitness utilizată va evalua performanța soluțiilor obținute după modelul din capitolul 7, legate de evaluarea funcțiilor de fanin și fanout a unui automat finit. În funcție de valoarea fitness-ului fiecărui individ, obținut prin recombinarea indivizilor din populația anterioară, algoritmul va converge către un anumit pattern, sau set de soluții mai apropiat de funcția de cost specificată într-o etapă inițială.

Principalul punct de interes poate fi dimensiunea submasinilor descompuse, timpul de răspuns, calea critică sau chiar aranjamentele submașinilor obținute pentru o tehnologie specificată. Timpul de execuție al algoritmului este în principal dominat de procesul de evaluare a funcționalității și performanței populațiilor de soluții evolute la fiecare generație.

Pe măsură ce structurile de partiții devin din ce în ce mai complexe, devine inefficientă translarea grafului fiecărui subcircuit în format comportamental Verilog și apoi simularea lui.

Prin urmare structurile sunt reprezentate în memorie pînă cînd sunt obținute rezultatele finale. Constrîngerea legată de intrare în descompunerea generalizată este ca fiecare stare din automatul prototip să aibă o codificare unică. Constrîngerea legată de ieșire este ca fiecare codificare de stări din automatul descompus să fie de asemenea unică. Tipurile de constrîngeri pot fi observate din topologiile de exemple din Fig. 44 și Fig. 45. Descrierea internă poate fi reprezentată în format Kiss, prin schema la nivel top (Fig. 42), sau prin graful său de tranziții (Fig. 41). Spre exemplificare, se utilizează un automat finit care are comportamentul unui registru de deplasare. Descrierea internă este reprezentată prin graful de tranziții (STG), într-un format kiss standard după cum se poate observa în Fig. 41. [98]




Figura 41. Graf de fluență pentru automatul prototip




Figura 42. Schema top automat prototip




Figura 43. Schema top automat descompus




Figura 44. Graf de fluență subautomat 1




Figura 45. Graf de fluență subautomat 2

Presupunând că avem o reprezentare la nivel de top al registrului de shiftare cunoscut ca automat prototip și un set de partiții generate automat cu ajutorul pachetului *fsmtool* într-o etapă inițială după cum urmează:

$$\{ (st0\ st1), (st2\ st3), (st4\ st5), (st6\ st7) \}$$

$$\{ (st0\ st2), (st1\ st3), (st4\ st6), (st5\ st7) \}$$

În acest caz se obțin două subautomate care satisfac regulile descompunerii generale pentru automatul prototip după cum se poate vedea în Fig. 42 într-un plan RTL general de top, sau fiecare dintre ele detaliat în Fig. 44 și Fig. 45.

Ne vom referi la acest tip de topologie ca la topologia descompunerii generale, întrucât reprezintă o descompunere arbitrară. În această topologie, fiecare subautomat M_i are 3 seturi de intrări simbolice:

1. un set de intrări primare I_{P_i} ; aceste intrări pot fi considerate simbolice sau binare, în funcție de specificațiile inițiale
2. un set de intrări de stare I_{S_i} ; aceste intrări sunt derivate de la stări ale altor subautomate; pentru un automat care corespunde unei partiții închise, $I_{S_i} = 0$.
3. un set de stări interne, S_i .

Codificarea fiecărui subautomat poate fi arbitrară atît timp cît fiecare stare internă are un cod binar distinct. Intrările primare sunt disponibile pentru fiecare subautomat. Stările unui subautomat sunt disponibile pentru celelalte subautomate dacă acest lucru este necesar. Ieșirile sunt generate direct de către subautomate individuale.

Informația de stare este interschimbată de către subautomatele interconectate care nu sunt independente unul de celălalt. În exemplul precedent se consideră un automat prototip M cu o intrare principală și o ieșire principală, și 8 stări interne $S = (st_0, st_1, st_2, st_3, st_4, st_5, st_6, st_7)$. Se descompune acest automat prototip în 2 subautomate M_1 și M_2 după cum urmează:

$$M_1: \{ (st_0 st_1), (st_2 st_3), (st_4 st_5), (st_6 st_7) \}$$

$$M_2: \{ (st_0 st_2), (st_1 st_3), (st_4 st_6), (st_5 st_7) \}$$

Aceste două partiții satisfac proprietățile descompunerii legale întrucît produsul lor este egal cu partiția unitate $\Pi(0)$. Blocurile de stări ale celor 2 partiții ortogonale sunt apoi codificate astfel:

$$M_1: \{ x_1, x_2, x_3, x_4 \} = \{ 00, 01, 10, 11 \}$$

$$M_2: \{ y_1, y_2, y_3, y_4 \} = \{ 00, 01, 10, 11 \}$$

Noile stări create $x_{1..4}$ și $y_{1..4}$ reprezintă blocurile de stări codificate din automatul prototip. În acest caz, fiecare subautomat necesită un număr de $\log_2(n) = 2$ bistabile, unde $n = 4$ este numărul de stări. Automatul corespunzător M_1 are alfabetul de intrare următor:

$$\sum \times \pi_B = \{ (0, y_1), (1, y_1), (0, y_2), (1, y_2), (0, y_3), (1, y_3), (0, y_4), (1, y_4) \},$$

iar automatul M_2 are alfabetul de intrare următor:

$$\sum \times \pi_A = \{ (0, x_1), (1, x_1), (0, x_2), (1, x_2), (0, x_3), (1, x_3), (0, x_4), (1, x_4) \}.$$

Funcțiile de stare următoare δ_{M_1} și δ_{M_2} sunt definite pe următoarea expresie:

$$\delta_M : \sum \times \pi_{M_2} \times \pi_{M_1} \rightarrow \pi_{M_1}$$

În cazul descrierii registrului de shiftare, vom obține următoarele valori pentru funcția de stare δ_M :

$$\begin{array}{ll}
\delta_{M1}((0, y_1), x_1) = x_1 & \delta_{M2}((0, x_1), y_1) = y_1 \\
\delta_{M1}((1, y_1), x_1) = x_3 & \delta_{M2}((1, x_1), y_1) = y_3 \\
\delta_{M1}((0, y_1), x_2) = x_1 & \delta_{M2}((0, x_2), y_1) = y_1 \\
\delta_{M1}((1, y_1), x_2) = x_3 & \delta_{M2}((1, x_2), y_1) = y_3 \\
\delta_{M1}((0, y_2), x_1) = x_2 & \delta_{M2}((0, x_1), y_2) = y_1 \\
\delta_{M1}((1, y_2), x_1) = x_4 & \delta_{M2}((1, x_1), y_2) = y_3 \\
\delta_{M1}((0, y_2), x_2) = x_2 & \delta_{M2}((0, x_2), y_2) = y_1 \\
\delta_{M1}((1, y_2), x_2) = x_4 & \delta_{M2}((1, x_2), y_2) = y_3 \\
\delta_{M1}((0, y_3), x_3) = x_1 & \delta_{M2}((0, x_3), y_3) = y_2 \\
\delta_{M1}((1, y_3), x_3) = x_3 & \delta_{M2}((1, x_3), y_3) = y_4 \\
\delta_{M1}((0, y_3), x_4) = x_1 & \delta_{M2}((0, x_4), y_3) = y_2 \\
\delta_{M1}((1, y_3), x_4) = x_3 & \delta_{M2}((1, x_4), y_3) = y_4 \\
\delta_{M1}((0, y_4), x_3) = x_2 & \delta_{M2}((0, x_3), y_4) = y_2 \\
\delta_{M1}((1, y_4), x_3) = x_4 & \delta_{M2}((1, x_3), y_4) = y_4 \\
\delta_{M1}((0, y_4), x_4) = x_2 & \delta_{M2}((0, x_4), y_4) = y_2 \\
\delta_{M1}((1, y_4), x_4) = x_4 & \delta_{M2}((1, x_4), y_4) = y_4
\end{array}$$

Funcțiile de ieșire f_{M_1} și f_{M_2} sunt definite de către următoarea expresie:

$$f_M : \sum \times \pi_{M_1} \times \pi_{M_2} \rightarrow \lambda$$

În cazul descrierii registrului de shiftare, vom obține următoarele valori pentru funcția de ieșire f_M :

$$\begin{array}{ll}
f_{M1}(0, x_1, y_1) = 0 & f_{M2}(0, y_1, x_1) = 0 \\
f_{M1}(1, x_1, y_1) = 0 & f_{M2}(1, y_1, x_1) = 0 \\
f_{M1}(0, x_2, y_1) = 1 & f_{M2}(0, y_1, x_2) = 1 \\
f_{M1}(1, x_2, y_1) = 1 & f_{M2}(1, y_1, x_2) = 1 \\
f_{M1}(0, x_1, y_2) = 0 & f_{M2}(0, y_2, x_1) = 0 \\
f_{M1}(1, x_1, y_2) = 0 & f_{M2}(1, y_2, y_1) = 0 \\
f_{M1}(0, x_2, y_2) = 1 & f_{M2}(0, y_2, x_2) = 1 \\
f_{M1}(1, x_2, y_2) = 1 & f_{M2}(1, y_2, x_2) = 1 \\
f_{M1}(0, x_3, y_3) = 0 & f_{M2}(0, y_3, x_3) = 0 \\
f_{M1}(1, x_3, y_3) = 0 & f_{M2}(1, y_3, x_3) = 0 \\
f_{M1}(0, x_4, y_3) = 1 & f_{M2}(0, y_3, x_4) = 1 \\
f_{M1}(1, x_4, y_3) = 1 & f_{M2}(1, y_3, x_4) = 1 \\
f_{M1}(0, x_3, y_4) = 0 & f_{M2}(0, y_4, x_3) = 0
\end{array}$$

$$\begin{array}{ll}
f_{M1}(1, x_3, y_4) = 0 & f_{M2}(1, y_4, x_3) = 0 \\
f_{M1}(0, x_4, y_4) = 1 & f_{M2}(0, y_4, x_4) = 1 \\
f_{M1}(1, x_4, y_4) = 1 & f_{M2}(1, y_4, x_4) = 1
\end{array}$$

După cum se poate observa din Fig. 44 și Fig. 45, graful stărilor de tranziție pentru un automat descompus poate conține muchii paralele. Dacă se înlocuiesc toate muchiile paralele directe care încep cu o stare st_1 și care se termină la o stare st_2 , se obține un digraf $G(V,E)$, unde V este setul de stări iar E este numărul de muchii. Acest graf poate conține bucle proprii. Numărul de muchii din digraful obținut poate fi considerat ca o funcție de cost. Cu cât este mai mare numărul de noduri din digraf, cu atât este mai mare numărul de termeni din funcțiile stărilor următoare. Acest lucru implică un timp mai mare de răspuns, un număr mai mare de porți logice și prin urmare o implementare finală a circuitului mai complexă. Unul din principalele obiective este marimea automatelor descompuse, timpul de răspuns, calea critică sau chiar aranjamentul subautomatelor descompuse pentru o anumită familie de circuite de tip FPGA.[97] Pe parcursul execuției pachetului de programe *fsmtool*, algoritmul este în principiu dominat de procesul de evaluare a funcționalității și performanței soluțiilor descompuse obținute.[93]

Cei patru pași majori în utilizarea optimizării globale pentru a rezolva problema codării șirurilor de caractere cu lungime fixă sunt:

- a) determinarea reprezentării soluțiilor
- b) determinarea măsurii obiectivului (dimensiunea soluțiilor)
- c) determinarea parametrilor și variabilelor pentru controlul algoritmului
- d) determinarea felului în care este indicat rezultatul și criteriul de terminare a execuției algoritmului

După cum se poate observa, în practică, AG sunt surprinzători de rapizi în căutarea efectivă în spații complexe, puternic neliniare, multidimensionale. Acest lucru este cu atât mai surprinzător cu cât AG nu cunosc dinainte nimic despre domeniul problemei parcurse sau despre măsura funcției de fitness. AG furnizează o modalitate de a continua căutarea în spațiul de căutare prin testarea unor noi puncte diferite care au demonstrat anterior un fitness peste medie, căutând soluții în părțile promițătoare ale spațiului de căutare pe baza informațiilor disponibile de la testarea explicită a unui număr particular de indivizi conținuți în populația curentă.

Pentru o mașină luată ca exemplu și pentru un set de partiții specificat, se pot obține diverse tipuri de descompunere. Submașinile echivalente rezultate au fost sintetizate cu programe standard precum Leonardo Spectrum și Synplify Pro unde au fost obținute rezultate diverse care sunt importante din punctul de vedere al implementării tehnologice pe familii specifice de circuite și pentru anumite necesități de suprafață optimă ocupată și timp de răspuns. Rezultatele obținute sunt de la seturi de exemple standard implementate pe diverse librării tehnologice. După cum se poate observa, există situații când suprafața și de timpul de propagare sunt mai mici decât în mașina prototip, dar de asemenea există situații când ele depășesc proprietățile mașinii inițiale. Prin utilizarea AG în generarea automată optimă a partițiilor, numărul obținut de partiții este redus dinamic la cel mai eficient număr posibil. Pe parcursul procesului de descompunere au fost necesare unele programe precum: *genfsm* utilizat pentru generarea automată a automatelor finite, *vl2mv* utilizat pentru a converti exemplele de la nivel comportamental verilog la nivel de registri de stare în format kiss, *fsmtool* utilizat pentru a genera setul de stări de partiționare și pentru descompunere, și de asemenea pentru a realiza operațiile de descompunere, *kiss2vl* utilizat pentru conversia de la

format kiss în format comportamentatli verilog de nivel înalt, precum și programul **VIS** [7] pentru testarea echivalenței funcționale a mașinilor obținute și testarea lor.

Tabelul 19. Raport pentru SPARTAN-XL

Menc files	PI	PO	sub FSM	spartan-XL			
				DFFs	Area(FGs)	Delay(ns)	Freq(Mhz)
Shifreg-orig.v	1	1	1	3	6	16	85.9
Shifreg-top1.v	1	1	2	4	12	17	65.6
Shifreg-top2.v	1	1	2	4	7	16	85.9
Shifreg-top3.v	1	1	3	3	3	8	83.2
Shifreg-top4.v	1	1	2	4	13	17	68.6
Dk14-orig.v	3	5	1	3	32	23	63.8
Dk14-top1.v	3	5	3	3	30	23	63.8
Dk14-top2.v	3	5	3	3	31	23	57.1
Dk15-orig.v	3	5	1	2	19	23	64.6
Dk15-top1.v	3	5	2	2	15	20	81
Dk15-top2.v	3	5	2	2	16	20	64.6
Dk27-orig.v	1	2	1	3	6	16	85.9
Dk27-top1.v	1	2	3	3	8	16	85.9
Dk27-top2.v	1	2	3	3	6	16	87.4
Dk512-orig.v	1	3	1	4	16	19	68.6
Dk512-top1.v	1	3	2	4	15	20	78.5
Dk512-top2.v	1	3	3	6	27	21	54.9

Tabelul 20. Raport pentru Xilinx-XC4000XL

mcnc files	PI	PO	sub FSM	XILINX-XC4000XL			
				DFFs	Area(FGs)	Delay(ns)	Freq(Mhz)
Shifreg-orig.v	1	1	1	3	6	15	80.1
Shifreg-top1.v	1	1	2	4	12	17	59.4
Shifreg-top2.v	1	1	2	4	7	15	89.8
Shifreg-top3.v	1	1	3	3	3	10	100.7
Shifreg-top4.v	1	1	2	4	13	16	70.5
Dk14-orig.v	3	5	1	3	32	22	58.2
Dk14-top1.v	3	5	3	3	30	22	58.2
Dk14-top2.v	3	5	3	3	31	22	56.8
Dk15-orig.v	3	5	1	2	19	22	61.1
Dk15-top1.v	3	5	2	2	15	19	74
Dk15-top2.v	3	5	2	2	16	19	61.1
Dk27-orig.v	1	2	1	3	6	15	80.1
Dk27-top1.v	1	2	3	3	8	15	80.1
Dk27-top2.v	1	2	3	3	6	14	82.3
Dk512-orig.v	1	3	1	4	16	17	70.5
Dk512-top1.v	1	3	2	4	15	20	70.5
Dk512-top2.v	1	3	3	6	27	20	61.1

După terminarea procesului de descompunere a automatului prototip, s-a testat funcționalitatea subautomatelor descompuse obținute cu programul SIS și s-a verificat echivalența lor funcțională cu ajutorul comenzii „seq_verify” din programul VIS. Această comandă verifică echivalența secvențială a două rețele flatenate: rețeaua prototip și rețeaua de subautomate. Pentru calculul rezultatelor experimentale s-au utilizat ca exemple de test fișiere din setul de benchmark *MCNC* pentru a testa funcționalitatea *fsmtool*-ului. Rezultatele sunt afișate în tabelele 19-22.

```
sis> read_kiss <inputfile.kiss2>
sis> state_assign (sa)
sis> print_stats (ps)
sis> print_latch (pl)
sis> read_library „synch.genlib”
sis> map_s
sis> print_map_stats (pms) [6]
```

```
vis> read_verilog <inputfile.v>
vis> flatten_hierarchy (fh)
vis> print_network_stats (pns)
vis> print_hierarchy_status (phs)
vis> print_models (pm) [7]
```

Tabelul 21. Raport pentru VIRTEX-II

mcnc files	PI	PO	sub FSM	VIRTEX-II			
				DFFs	Area(FGs)	Delay(ns)	Freq(MHz)
Shifreg-orig.v	1	1	1	3	5	4	512.6
Shifreg-top1.v	1	1	2	4	9	4	421.3
Shifreg-top2.v	1	1	2	4	7	4	512.6
Shifreg-top3.v	1	1	3	3	2	3	551.9
Shifreg-top4.v	1	1	2	4	11	4	412.8
Dk14-orig.v	3	5	1	3	29	6	308.2
Dk14-top1.v	3	5	3	3	33	6	276.6
Dk14-top2.v	3	5	3	3	36	6	272.9
Dk15-orig.v	3	5	1	2	17	5	335
Dk15-top1.v	3	5	2	2	14	5	332
Dk15-top2.v	3	5	2	2	16	5	327.5
Dk27-orig.v	1	2	1	3	7	4	408.5
Dk27-top1.v	1	2	3	3	9	4	408.5
Dk27-top2.v	1	2	3	3	6	4	493.8
Dk512-orig.v	1	3	1	4	16	5	358.2
Dk512-top1.v	1	3	2	4	13	4	412.8
Dk512-top2.v	1	3	3	6	29	5	258.2

Tabelul 22. Raport pentru Altera Flex-10k

mcnc files	PI	PO	sub FSM	ALTERA FLEX-10K			
				DFFs	Area(FGs)	Delay(ns)	Freq(MHz)
Shifreg-orig.v	1	1	1	3	8	7	96.4
Shifreg-top1.v	1	1	2	4	13	9	81.7
Shifreg-top2.v	1	1	2	4	7	4	145.2
Shifreg-top3.v	1	1	3	3	4	3	145.2
Shifreg-top4.v	1	1	2	4	16	8	88.5
Dk14-orig.v	3	5	1	3	36	12	67.6
Dk14-top1.v	3	5	3	3	37	10	75.9
Dk14-top2.v	3	5	3	3	30	12	67.6
Dk15-orig.v	3	5	1	2	22	9	83.4
Dk15-top1.v	3	5	2	2	18	8	88.5
Dk15-top2.v	3	5	2	2	20	9	83.4
Dk27-orig.v	1	2	1	3	8	6	88.5
Dk27-top1.v	1	2	3	3	9	6	114.2
Dk27-top2.v	1	2	3	3	7	7	96.4
Dk512-orig.v	1	3	1	4	24	11	72.2
Dk512-top1.v	1	3	2	2	18	8	81.7
Dk512-top2.v	1	3	3	2	20	9	60

Prin utilizarea metodelor externe de reprezentare a datelor cu ajutorul librăriei matematice **GMP** pentru implementarea subautomatelor descompuse, se pot aborda în mod virtual automate finite prototip cu un număr foarte mare de stări, în timp ce se poate menține un timp rezonabil de execuție a algoritmilor de descompunere. Alocarea dinamică a reprezentării interne a datelor („big-numbers”) este limitată doar de capacitatea fizică a memoriei RAM disponibile pe mașina de test.

Toate circuitele au fost descompuse utilizând metoda descompunerii generale descrise în capitolul 3. Fiecare tabel conține implementări ale setului de exemple luate pentru câte o familie tehnologică specifică (Xilinx, Altera). Primele 4 coloane din fiecare tabel descriu numele circuitului, numărul de intrări și ieșiri primare, și de asemenea numărul de subautomate finite obținute pentru fiecare circuit prototip. Ultimele 4 coloane de sub fiecare nume de tehnologie folosită descriu numărul de circuite bistabile de tip *D* folosite, suprafața și întârzierea pentru fiecare implementare top a automatului descompus, precum și frecvența estimată pentru tehnologia aleasă.

Pe parcursul procesului de optimizare, setul de stări partiționate poate fi generat manual sau automat cu ajutorul pachetului **fsmtool**. Pe parcursul procesului de sinteză, se

obțin rezultate superioare pentru toate librăriile în cazul automatului prototip *Shiftreg2-top2.v* precum și *Shiftreg-top3.v* deoarece partițiile de stări prezintă o abordare superioară pentru grupul de stări selectate. Aceasta rezultă într-un număr redus de stări interne ceea ce implică o complexitate redusă a fiecărui subautomat obținut. *Dk512-top1.v* precum și *Dk512-top2.v* prezintă un număr minim de bistabile tip D în maparea pe librăria Altera Flex-10k, dar un număr maxim de bistabile de tip D pentru celelalte librării. Maparea pe Librăria Vertex-II permite obținerea unei implementări la o frecvență mai înaltă, în timp ce librăria Spartan-XL permite o implementare într-o frecvență estimată mai redusă.

10.6 Concluzii și implementări ulterioare

În această lucrare au fost proiectate și testate un număr de programe standard precum *genfsm*, *fsmtool* și *kiss2vl*, pentru a implementa partea teoretică cu scopul de a obține rezultate experimentale și practice. A fost demonstrat potențialul și eficiența programelor realizate de a genera o mașină de stări finite precum și submașinile aferente, de a aplica o metodă de descompunere generală prin utilizarea unui set de partiții evaluate genetic și posibilitatea de a obține submașini valide pentru a reduce complexitatea fiecărei submașini în timp ce numărul de submașini obținute este menținut cât mai redus. Această etapă de presinteză poate fi ușor integrată într-un program de sinteză standard și prin abordarea sa generală poate fi adaptată imediat pentru diferite probleme de optimizare precum descompunerea funcțiilor logice complexe și implementarea optimală pe familii tehnologice specifice cu un număr variabil de porți logice în structurile lor funcționale interne, de diferite mărimi și suprafețe de implementare.

Acest proces standard poate fi îmbunătățit în viitor prin găsirea unei metode alternative de a testa rezultatele optime găsite în urma etapei de generare a rezultatelor. Necesitatea utilizării unui program extern standard pentru evaluarea rezultatelor poate fi înlocuită cu o funcție obiectiv internă într-un proces de îmbunătățire a calității soluțiilor obținute. Această îmbunătățire va reduce timpul de execuție precum și complexitatea procesului dificil de optimizare.

Din exemplele alese care au fost sintetizate și mapate pe diferite familii de circuite se poate concluziona faptul că metoda de descompunere generală poate fi aplicată în mod facil cu succes în algoritmi euristici pentru a obține rezultate superioare în procesul de sinteză a automatelor finite complexe, în probleme de codificarea stărilor, optimizarea suprafeței, reducerea căii critice, optimizarea frecvenței estimate pentru implementarea unui circuit ASIC sau FPGA.

Întrucât circuitele VLSI moderne au devenit în general sisteme foarte ample și complexe, sunt necesare programe moderne de optimizare pentru a servi ca unelte de proiectare puternice și eficiente. Autorul propune ca pachetul de programe *fsmtool* să se înscrie în categoria de noi unelte alternative de proiectare a circuitelor de ordinul zecilor și sutelor de milioane de tranzistoare care vor apărea în următorii ani, ca o metoda alternativă de proiectare. În acest nou concept operatorul uman devine un factor secundar în proiectarea circuitelor ample. Optimizarea locală, bazată pe reguli, va deveni un factor secundar în raportul critic cunoscut sub numele de „*timing-closure*”. Optimizarea globală utilizează metode euristice de găsire a soluțiilor. Acest lucru nu garantează găsirea celor mai bune soluții posibile, în schimb oferă avantajul găsirii unei soluții cât mai apropiate de soluția optimală pentru criteriul propus. Acest lucru conferă un avantaj enorm în proiectarea circuitelor complexe în privința calității rezultatelor obținute, raportat la timpul de proiectare.

Capitolul 11

Concluzii finale. Contribuții originale. Obiective de viitor

11.1 Concluzii finale

Pe măsură ce obiectivele cercetării din domeniul algoritmilor evolutivi a continuat să prolifereze, aplicațiile care utilizează tehnologii evolutive au migrat către sectorul comercial, dezvoltarea lor fiind alimentată de creșterea exponentială a puterii de calcul precum și de dezvoltarea Internetului. În prezent, calculul evolutiv este un domeniu prosper, iar algoritmi genetici sunt considerați „soluții ale problemelor zilnice” (Haupt and Haupt 1998, p. 147) în domenii de studiu diverse precum predicția pieței de stocuri și probleme de planificare, inginerie spațială, proiectarea microchip-urilor, biochimie și biologie moleculară, precum și planificarea zborurilor la aeroport sau a eficientizării liniilor de asamblare. Puterea evoluției a atins virtual orice domeniu de activitate, împărțind soluțiile la problemele apărute în mod transparent într-o multitudine de modalități posibile, iar noi metode de utilizare continuă să fie descoperite pe măsura ce cercetarea se dezvoltă. La baza algoritmilor evolutivi se află mai mult decât regula de bază a teoriei darwiniste [67], întrucât șansa aleatoare de variație, cuplată cu legea selecției, este o tehnică de rezolvare a problemelor cu o putere imensă și prezintă o aplicabilitate aproape nelimitată în rezolvarea oricărui tip de problemă. Cheia succesului o reprezintă alegerea cât mai eficientă a reprezentării soluțiilor pentru problema propusă, astfel încât algoritmi evolutivi să fie cât mai naturali de aplicați pentru a își putea demonstra abilitățile deosebite în căutarea paralelă intrinsecă prin secționarea subspațiilor de stări din populațiile de soluții generate pe parcursul rezolvării problemei. Cei mai mulți algoritmi, clasici, sunt seriali, și prin urmare aceștia vor putea explora spațiul de soluții al unei probleme doar într-o singură direcție, iar dacă soluția pe care o descoperă este suboptimală din punctul de vedere al fitness-ului, atunci nu este nimic de făcut decât să se abandoneze soluția găsită și de a relua algoritmul de la început. Întrucât algoritmi evolutivi prezintă urmași multipli, aceștia pot explora spațiul de soluții în direcții multiple în același timp. În cazul în care una din căile alese se nimerește a fi una greșită, atunci ei o pot elimina cu ușurință pentru a își putea continua lucrul cu soluțiile care prezintă un fitness mai bun, dându-le acestora o șansă mai mare de „supraviețuire” de fiecare dată când corespund criteriilor de căutare alese.

Datorită paralelismului care permite evaluarea implicită a mai multor scheme în același timp, algoritmi evolutivi sunt foarte bine cotați pentru rezolvarea problemelor unde spațiul soluțiilor potențiale este cu adevărat imens, prea vast pentru a căuta exhaustiv în orice perioadă rezonabilă de timp. Aceste tipuri de probleme pot fi clasificate ca probleme neliniare. Într-o problemă liniară, fitness-ul fiecărei componente este independent, deci prin urmare orice îmbunătățire adusă la orice parte va rezulta într-o îmbunătățire a sistemului ca întreg. Neajunsul acestui tip de probleme este că sunt foarte puține probleme reale care să corespundă acestui criteriu. Neliniaritatea este modelul în care schimbarea unei componente poate avea efecte în val asupra întregului sistem, și unde schimbările multiple care sunt în detrimentul indivizilor pot conduce la îmbunătățiri mult mai mari ale funcției de fitness atunci când sunt combinate. Neliniaritatea rezultă într-o explozie combinatorică, spațiul pentru șiruri binare de 1.000 de digiți poate fi căutat în mod exhaustiv prin evaluarea a doar 2.000 de posibilități dacă problema este liniară. În cazul în care problema este neliniară, o căutare

exhaustivă necesită evaluarea a peste 2^{1000} posibilități, ceea ce rezultă într-o evaluare a cărei complexitate va crește exponențial cu dimensiunea spațiului de reprezentare a soluțiilor.

În mod fericit, paralelismul implicit pe care îl prezintă algoritmi evolutivi permit parcurgerea acestui număr enorm de posibilități, prin metodele specifice, găsind cu succes rezultate foarte bune și optime într-o perioadă scurtă de timp după tăierea directă doar a unor mici regiuni din vastul domeniu de căutare al funcției de fitness.

O altă caracteristică notabilă a algoritmilor evolutivi este faptul că pot fi utilizați în probleme în care fereastra funcției de fitness este complexă, este discontinuă, există zgomot, se schimbă pe parcursul timpului sau prezintă multe optime locale. Majoritatea problemelor practice prezintă un spațiu de soluții vast, imposibil de căutat cu metode exhaustive. Provocarea în acest caz devine evitarea optimelor locale, a soluțiilor care sunt mai bune decât cele similare cu ele, dar nu la fel de bune ca altele diferite din spațiul de căutare. Mulți dintre algoritmi de căutare pot fi prinși într-un optim local, aceștia considerând faptul că au atins o soluție cu un fitness mai ridicat drept soluția finală a problemei de rezolvat.

Algoritmi evolutivi au dovedit că sunt foarte eficienți în evitarea optimelor locale și descoperirea optimelor globale ale unei soluții chiar și în cazul funcțiilor de fitness complexe și greu de evaluat. Cu toate acestea, un algoritm evolutiv nu furnizează întotdeauna cea mai bună soluție posibilă a unei probleme, dar poate garanta întotdeauna că a găsit cel puțin una din soluțiile cu fitness-ul foarte bun, și care se găsește în partea superioară din reprezentarea grafică a clopotului lui Gauss.

O calitate deosebită a algoritmilor evolutivi, care face diferențierea cea mai clară dintre ei și algoritmi clasici, este faptul că algoritmi evolutivi nu au cunoștință despre specificațiile problemelor pe care trebuie să le rezolve. În loc să utilizeze informații specifice domeniului, cunoscute anterior, pentru a își ghida fiecare pas și de a face schimbări evidente pentru a îmbunătăți soluția cu un anumit scop, cum ar face un operator uman foarte calificat în acest scop, algoritmi evolutivi sunt „ceasornicari orbi” (Dawkins, 1996), aceștia efectuează schimbări aleatoare în interiorul soluțiilor candidate și apoi utilizează funcția de fitness pentru a determina dacă aceste schimbări produc o îmbunătățire. Meritul aceste tehnici este faptul că permite algoritmi evolutivi să pornească în căutarea soluțiilor cu o „minte deschisă”, întrucât deciziile sunt bazate pe căutare aleatorie, orice căi de căutare posibile sunt teoretic deschise; prin contrast, orice strategie de rezolvare a unei probleme care se bazează pe cunoștințe anterioare trebuie să înceapă în mod inevitabil prin eliminarea multor căi considerate ineficiente, prin urmare eliminând orice soluție nouă care poate încă exista (Koza et al. 1999, p. 547). Algoritmi evolutivi nu sunt afectați de preconcepțiile bazate pe convingerile stabilite „cum ar trebui făcute lucrurile”, sau „nu poate fi posibil să meargă”. În mod similar, orice tehnică care se bazează pe cunoștințe anterioare va cădea atunci când aceste cunoștințe nu sunt disponibile. Cu toate acestea, algoritmi evolutivi nu sunt afectați de „ignoranța” (Goldberg, 1989, p. 23).

Algoritmi evolutivi au o aplicabilitate directă în proiectarea circuitelor complexe, întrucât numărul mare de stări posibile din blocurile componente ale microprocesoarelor actuale a crescut exponențial și va continua să crească în următorii ani. Una din aplicațiile posibile sunt în cadrul proiectării utilizând circuite de tip FPGA (field programable gate array), care sunt niste tipuri speciale de circuite ce prezintă o arie de celule logice, fiecare dintre ele putând avea funcționalitatea unei porți logice, conectate prin interconexiuni flexibile care pot lega celulele. Ambele funcții pot fi controlate prin software prin încărcarea unui program special în circuit și care poate apoi altera din mers funcțiile oricărei dintre dispozitivele hardware. Aceste dispozitive pot fi exploatate în conjuncție cu principiile evolutive, pentru a produce circuite prototip, autoadaptabile pentru o anumită funcție (reconfigurarea funcțiilor logice, recunoașterea vocii, etc). Spre exemplu s-a obținut un prototip de circuit pentru recunoaștere vocală care recunoaște și răspunde la comenzi vocale într-o manieră de o

simplitate aproape imposibil de realizat de către un operator uman, utilizând doar 37 porți logice, fapt imposibil de explicat logic. Dr. A. Thompson a reușit să genereze șiruri aleatoare de biți de 0 și 1 care au fost utilizați pentru configurarea circuitului FPGA, prin selectarea celor mai potriviți indivizi din fiecare generație, care au fost apoi supuși operatorilor de reproducere și mutație. Scopul a fost evoluarea unui dispozitiv care poate distinge între tonuri de diferite frecvențe (1-10 KHz) și apoi să distingă între cuvinte vorbite „start” și „stop”. Circuitul a evoluat fără orice coordonare inteligentă, dintr-un set de stări complet aleatoare și nefuncționale, într-un set complex de stări, eficiente și optimale.

Îmbunătățirile tehnologice au dus la posibilitatea de a realiza structuri digitale având o complexitate din ce în ce mai ridicată, în același timp obținându-se o reducere a dimensiunilor circuitelor în care acestea sunt integrate, precum și reducerea consumului de energie și mărirea vitezei de prelucrare a informațiilor. Pentru a putea aborda structurile numerice complexe, a trebuit să se găsească noi moduri de reprezentare ale acestora și de asemenea, a unor noi metode de manipulare a acestor reprezentări. Diagramele de decizii binare sunt una dintre metodele de reprezentare eficiente a funcțiilor booleene și a altor funcții ce pot fi reduse la funcții logice.

Unul din domeniile de aplicație ale reprezentărilor și a tehnicilor implicite este cel al reprezentării mulțimilor de stări ale automatelor finite și implementării algoritmilor de manipulare a acestor mulțimi de stări. Datorită faptului că majoritatea metodelor utilizate în sinteza automatelor finite au la bază operații de manipulare a mulțimilor de stări, rezultă că acestea pot fi implementate folosind reprezentările și metodele de manipulare implicite. Implementarea eficientă a acestor tehnici presupune realizarea unor operatori implicați care să fie eficienți din punct de vedere al timpului de execuție și al memoriei consumate.

În capitolul 4 s-a menționat că descompunerea și compunerea automatelor finite sunt etape care se întâlnesc des în practica, ele fiind elemente importante în procesul de sinteză al unui automat finit. Aceste probleme se impun mai ales atunci când există anumite restricții, fie impuse de suportul fizic în care este implementat automatul, și care se referă la dimensiunile maxime ale automatelor ce pot fi implementate, fie la problemele legate de distribuirea semnalelor de ceas și a reducerii legăturilor dintre partea de control și cea de prelucrare a datelor.

În capitolul 5 sunt prezentate în detaliu metodele de reprezentare folosite în acest sens precum și modul în care acestea pot fi utilizate pentru realizarea unor algoritmi care să poată manipula mulțimi de obiecte de dimensiuni foarte mari. Aceste proprietăți au făcut ca reprezentările folosind diagramele de decizie binară să poată fi folosite în rezolvarea oricărei probleme care poate fi redusă la problemele ce vizează reprezentări prin funcții booleene și manipularea acestora. Pentru reprezentările explicite, obiectele sunt reprezentate intern în memorie ca o listă de obiecte a cărei dimensiune este proporțională cu numărul de obiecte considerat, în timp ce pentru reprezentările implicite, obiectele sunt reprezentate folosindu-se anumite proprietăți comune, ceea ce face ca dimensiunile reprezentării să nu mai fie proporționale cu numărul de obiecte.

Descompunerea automatelor finite presupune găsirea unei partiții pe mulțimea stărilor automatului și poate fi făcută ținând seama de diferite proprietăți pe care le are această mulțime. Au fost studiate proprietățile algebrice legate de existența partițiilor având proprietatea de substituție. Mulțimea acestor partiții are o structură de latică a cărei cunoaștere este utilă, atât pentru realizarea descompunerilor în serie și paralel dar și în cazul descompunerii generalizate care le cuprinde pe toate la un loc.

În capitolul 6 s-au prezentat etapele de sinteză a circuitelor digitale complexe; aceste etape sunt strâns legate. Realizarea unui mediu de proiectare asistată de calculator pentru sinteza circuitelor complexe presupune implementarea unui număr mare de algoritmi care să rezolve toate problemele care se pun în cazul sintezei unei astfel de structuri. Acest lucru

poate fi mai ușor realizat dacă se ține cont și de existența unor programe, disponibile în rețeaua universitară, deja realizate, și care ajută în realizarea unor anumite etape ale procesului de sinteză și verificare a rezultatelor. Prin urmare s-a ales de către autor posibilitatea de a realiza un mediu de proiectare asistată de calculator a circuitelor digitale complexe prin utilizarea unor structuri de circuit deja existente, utilizate ca date de intrare, sau posibilitatea generării de noi circuite, aleatoare, în scopul obținerii unor rezultate experimentale, de test, pentru validarea funcționării practice a anumitor algoritmi de optimizare implementați de către autor. Funcționalitatea mediului de proiectare poate fi extinsă prin integrarea cu celelalte programe de proiectare, atât din rețeaua universitară cât și comerciale, datorită utilizării formatului de reprezentare a datelor obținute în format Verilog, care este cunoscut ca limbaj standard industrial în proiectarea circuitelor digitale. Bineînțeles, s-a făcut și un studiu asupra efortului logic făcut în proiectarea circuitelor, în capitolul 7, și tot aici s-a descris și funcționarea a doi algoritmi de calcul a funcției de fitness pentru optimizarea unui automat finit legat de funcția de fanin, respectiv funcția de fanout a circuitului.

În capitolul 8 s-a făcut un studiu asupra metodelor globale de optimizare și a aplicabilității acestora în cadrul optimizării automatelor finite deterministe, iar în capitolul 9 s-au propus diverse metode de implementare a acestor algoritmi pentru obținerea unor rezultate elocvente în această privință. Rezultatele au fost calitative, întrucât s-au obținut pentru automate finite cu un număr de peste 10.000 de stări, îmbunătățiri ale funcției de fitness cu până la 218 ori față de funcția de fitness inițială, neoptimizată.

11.2 Contribuții originale

Lucrarea elaborată prezintă rezultatul unor cercetări în domeniul teoriei și proiectării automatelor finite în scopul realizării unui sistem care să permită sinteza circuitelor digitale complexe utilizând algoritmi de proiectare evolutivi, ca aplicații ale inteligenței artificiale în proiectarea circuitelor.

Rezultatele acestei activități constituie o serie de contribuții proprii precum:

- Introducerea unor tipuri noi de reprezentări utilizând diagramele de decizie binară pe baza folosirii de noi reguli de reducere
- Introducerea unor noi metode euristice de descompunere a automatelor finite prin utilizarea relației de echivalență la intrări și ieșiri definite pe mulțimea de stări a automatului prototip
- Proiectarea programului *fsmtool* care utilizează tehnologiile definite și permite realizarea operațiilor de descompunere a automatelor finite prin metoda descompunerii generalizate; în plus programul are capacitatea de a își autogenera fișierele de intrare sau de a le prelua ca date de intrare; prin utilizarea metodelor euristice rezultatele descompunerii pot fi îmbunătățite calitativ în funcție de anumite criterii specificate ca parametri de intrare
- Implementarea programului *kiss2vl* utilizat pentru conversia reprezentării unui automat finit de la nivel de tabel de tranziție (Kiss2) în format portabil industrial (Verilog), pentru integrarea cu alte programe similare și verificare facilă cu orice program specific a rezultatelor obținute cu programul *fsmtool*
- Implementarea programului *genfsm* utilizat pentru generarea automată a circuitelor de test a algoritmilor evolutivi proiectați
- Definirea și implementarea unor algoritmi de calcul ai funcției de fitness (optimizarea funcțiilor de Fanin/Fanout/Area) pentru un circuit digital complex în scopul reducerii complexității acestuia până la un nivel logaritmic (peste 10.000 stări)

- Implementarea de operatori evolutivi pentru a permite evoluarea și convergența populațiilor de soluții inițiale în scopul găsirii unui optim global
- Codificarea internă a soluțiilor, utilizând un algoritm de menținere a granularității fenotipului în raport cu complexitatea genotipului, prin detecție automată
- Prin utilizarea bibliotecii de funcții GMP („big numbers”), s-a putut extinde complexitatea automatelor prelucrate la o valoare virtuală infinită, singurele limitări au rămas doar cele legate de dimensiunea memoriei fizice disponibile (fără paginarea memoriei pe disc din motive de performanță) și puterea de procesare a algoritmilor
- Validarea integrală a corectitudinii metodei de descompunere a automatelor finite, precum și utilizarea programului extern, VIS, folosit pentru verificarea corectitudinii circuitelor rezultate
- Posibilitatea generării rezultatelor obținute în urma optimizării circuitelor complexe direct în format Verilog (inclus intern în funcționarea programului), ceea ce a permis reutilizarea codului precum și testarea rapidă a performanțelor rezultatelor obținute, cu orice program existent în domeniul proiectării circuitelor CAD

În structura lucrării, capitolele 4, 7, 8, 10 și 11 conțin contribuții proprii. Rezultatele obținute au fost publicate sub forma de lucrări la diverse conferințe naționale și internaționale sau au fost publicate în jurnal. Exemple de rezultatele experimentale există în anexa A.

11.3 Obiective de viitor

În această lucrare autorul propune și deschide începutul unei activități care va cuprinde domeniul sintezei circuitelor numerice complexe, precum și noi metode de abordare a dimensiunii din ce în ce mai mari a funcționalității logice a circuitelor, prin utilizarea metodelor euristice precum algoritmi evolutivi, ca aplicații ale Inteligenței Artificiale în proiectarea circuitelor.

După cum s-a putut observa pe parcursul lucrării, metodele euristice nu sunt de natură exactă, de aceea nu pot garanta găsirea celei mai bune soluții posibile, dar promit o apropiere cât mai eficientă de soluția optimă din spațiul de soluții, care corespunde criteriului ales. Algoritmii euristici nu pot înlocui algoritmi clasici, existenți, dar îi pot complementa în rezolvarea unor probleme dificile, de natura neliniară, sau complexitate poliilogaritmică.

Algoritmii definiți și utilizați pe parcursul acestei lucrări pot fi îmbunătățiți și eficientizați din punctul de vedere al calității rezultatelor, timpului de convergență, optimizarea funcției de fitness precum și adăugarea de noi criterii de optimizare pentru circuitele complexe, dimensiunea memoriei utilizate (pentru un număr imens de stări interne devine necesară paginarea memoriei fizice pe dispozitive externe), adăugarea de noi metode și algoritmi în procesul de sinteză, astfel încât să nu mai fie necesară prezența altor programe externe pentru a verifica corectitudinea rezultatelor precum și preluarea și convertirea lor în alt format compatibil cu următorul pas de sinteză.

Evoluția este un proces de rezolvare a problemelor care încă este într-o stare incipientă de înțelegere și exploatare. Cu toate acestea, este deja prezent în viața cotidiană, delimitând noi tehnologii și îmbunătățind viața de zi cu zi, iar aceste îmbunătățiri în viitor vor continua să se diversifice; în lumea științifică se spune deja că viitorul va fi „evoluția”. Nici unul dintre nenumăratele avantaje ale utilizării algoritmilor evolutivi nu ar fi posibil fără existența unei înțelegeri detaliate a procesului evolutiv. Evoluția este o realitate, și este în continuă desfășurare, depinde de oameni cum înțeleg acest lucru și de cum îl pot folosi în scopul abordării cât mai eficiente a problemelor din ce în ce mai complexe cu care ne confruntăm în toate domeniile de activitate.

Referințe

- [1] ALMAINI A.E.A., MILLER J.F., THOMSON P., BILLINA S., *State assignment of Finite State Machines using a Genetic Algorithm*, Dept. Of Electrical and Computer Engineering, Napier University, Edinburgh, 1995
- [2] ALMAINI, A.E.A., ALI B., KALGANOVA T., *Evolutionary Algorithms and their use in the Design of Sequential Logic Circuits*, Genetic Programming and Evolvable Machines, 5, 11-29, 2004, Kluwer Academic Publishers, 2004
- [3] BIRKHOFF G. , *Lattice Theory*. Amer. Math. Soc. Colloquium Publ. 25, revised edition, New York, 1948
- [4] BOOLE G. , *The mathematical analysis of logic*. Cambridge 1847
- [5] BRAYTON R.K., HACHTEL G.D., McMULLEN C.T., SANGIOVANNI-VINCENTELLI A., *Logic Minimization Algorithms for VLSI Synthesis*, Kluwer Academic Publishers, 1984
- [6] BRAYTON R.K., SANGIOVANI-V.A. , *SIS: A system for sequential circuit synthesis*, Electronic Research Laboratory, Memorandum No. UCB/ERL M92/41, University of California, Berkeley, CA 94720, 4 May 1992
- [7] BRAYTON R.K., *VIS: A system for verification and synthesis*. Technical Report UCB/ERL M95/104, Electronics Research Lab, Univ. Of California, December 1995
- [8] BRAYTON R.K., *Logic Synthesis*, EE219B, EECS Dept. UC Berkeley, 1998
- [9] BRAYTON R., HACHTEL G., McMULLEN C., SANGIOVANNI-VINCENTELLI A., *Logic minimization algorithms for VLSI synthesis*, Kluwer Academic Publishers, 1984
- [10] BRZOZOWSKI J.A., LUBA T. , *Decomposition of Boolean Functions Specified by Cubes*, University of Waterloo, Canada, Warsaw University of Technology, Poland
- [11] BRYANT R., *Graph based algorithm for Boolean function manipulation*, IEEE Transactions on Computers, vol. 35 (no. 8), pp 667-691, 1986
- [12] BRYANT R.E., *On the complexity of VLSI implementations and graph representations of Boolean functions with applications to integer multiplication*, IEEE Transactions on Computers, C-40:205-213, February 1991
- [13] BURKE E.K. and J.P. NEWALL. "A multistage evolutionary algorithm for the timetable problem." IEEE Transactions on Evolutionary Computation, vol.3, no.1, p.63-74 (April 1999)
- [14] CALISTRU C.N., PRUTEANU C., *Modern Control Optimization Strategies for Low Cost Automation*, accepted in Jurnal on The 4th WSEAS SIMULATION, MODELLING AND OPTIMIZATION (ICOSMO 2004), ISBN 960-8457-02-5, September 13-16, 2004, Izmir, Turkey
- [15] CAPCARRÈRE M. , *Cellular Automata and other Cellular Systems: Design and Evolution*, PhD. Thesis No. 2541, March 1st, 2002
- [16] CARLOS L.Q. , STRUM M. , GERPAR and GERTAB2. *Two FSM Decomposition Optimization Tools*, Laboratorio de Microelectronica LME-EPUSP, Brasil
- [17] CHELLAPILLA, K. , FOGEL D. , "Evolving an expert checkers playing program without using human expertise." IEEE Transactions on Evolutionary Computation, vol.5, no.4, p.422-428 (August 2001)
- [18] CHEN D., AOKI T., HOMMA N., Toshiaki T., Higuchi T., *Graph-Based Evolutionary Design of Arithmetic Circuits*, IEEE Transactions on Evolutionary Computation, Vol. 6, No. 1, Febr. 2002
- [19] COELLO C. , "An updated survey of GA-based multiobjective optimization techniques." ACM Computing Surveys, vol.32, no.2, p.109-143 (June 2000)
- [20] COELLO C., CHRISTIANSEN A.D., ARGUIRE A.H., *Automated Design of Combinational Logic Circuits by Genetic Algorithms*, Proceedings of the International Conference in Norwich, U.K., 1997, Springer Wien New York

- [21] COUDERT O., MADRE J.C., *A new method to compute prime and essential prime implicants of boolean functions. Advanced research in VLSI and parallel systems*, pp 113-128, The MIT Press, T. Knight and J. Savage Editors, March 1992
- [22] CROITORU C., *Tehnici de bază în optimizarea combinatorie*, Ed. Univ „Al. I. Cuza”, Iași, 1992
- [23] CROITORU C., *Introducere în algoritmică Grafurilor*, Editura Tehnică, București, 2001
- [24] DE GARIS H., *Genetic Programming: Evolutionary Approaches to Multistrategy Learning*, chapter 21, Morgan Kaufman, 1994
- [25] DE GARIS H., *An artificial brain – ATR’s CAM-brain project aims to build/evolve an artificial brain with a million neural net modules inside a trillion cell cellular automata machine*, New Generation Computing, vol. 12, Berlin: Springer, 1994, pp 215-221
- [26] DE GARIS H., *One-Chip Evolvable Hardware: IC-EHW*, Springer-Verlag Wien New York, Proceedings of the International Conference in Norwich, U.K., 1997
- [27] DE JONG K., *The analysis of the behavior of a class of genetic adaptive systems*, PhD. Dissertation Department of Computer Science, 1975, University of Michigan
- [28] DEMICHELI G., BRAYTON R., SANGIOVANNI-VINCENNELLI A., *Optimal state assignment for finite state machines*, IEEE Trans. on Computer Aided Design, July 1985
- [29] DEMICHELI G., *Symbolic design of combinational and sequential logic circuits implemented by two-level logic macros*, IEEE Transactions on Computer Aided Design, October 1986
- [30] DEMICHELI G., *Synthesis and Optimization of Digital Circuits*, Stanford University, McGraw-Hill, 1994
- [31] DEVADAS S., NEWTON A. R., *Decomposition and factorization of sequential finite state machines*, IEEE Trans. on CAD , Vol 8, No. 11, November 1989, pp. 1206-1217
- [32] DEVADAS S., NEWTON A.R., SANGIOVANNI-VINCENNELLI A., MA H.T., *Synthesis and optimization procedures for fully and easily testable sequential machines*, Proceedings of the International Conference on Computer Aided Design, November 1987
- [33] DEVADAS S., NEWTON A.R., SANGIOVANNI-VINCENNELLI A., MA H.T., *MUSTANG: state assignment of finite state machines targeting multi-level logic implementations*, IEEE Transactions on Computer Aided Design, December 1988
- [34] DEVADAS S., *General decomposition of sequential machine: Relationships to state assignment*, Proceedings of the Design Automation Conference, pp. 314-320, June 1989
- [35] DILWORTH R.P., *The arithmetical theory of Birkhoff lattices*. Duke Math. J. 8 (1941) 286-289
- [36] DOLOTTA, McCLUSKEY, *The condensing of internal states of sequential machines*, IEEE Transactions, EC 13, pp 549-562, 1964
- [37] DRECHSLER R., BECKER B., *Binary Decision Diagrams, Theory and Implementation*, Kluwer Academic Publishers, Boston, 1998, ISBN 0-7923-8193-9
- [38] DRECHSLER R., BECKER B., GÖCKEL N., *A genetic algorithm for variable ordering of OBDDs*, International workshop on Logic Synthesis, Granlibakken, CA, May 1995
- [39] EDWARDS S., *States Graphical Manipulation Tool for FSM*, March 1995
- [40] FONSECA C., FLEMING P. , "An overview of evolutionary algorithms in multiobjective optimization." Evolutionary Computation, vol.3, no.1, p.1-16 (1995)
- [41] GOLDBERG D.E., *Genetic Algorithms in Search, Optimization, and Machine Learning*. Addison-Wesley, 1989
- [42] GOLDBERG D.E., DEB K., THIERENS D., 1992b, *Toward a better understanding of mixing in genetic algorithms*, Proceedings of 4th International Conference on Genetic Algorithms (San Diego, CA, July, 1991), ed. R Belew and L Booker, pp 190-195
- [43] HABA C.G., *Contributions to synthesis of digital circuits*, PhD. Thesis, “Gh. Asachi “ Technical University, Iași, Romania

- [44] HABA C.G., HUTANU C., *Computer Aided Synthesis of Digital Circuits using Binary Decision Diagrams*, (in Romanian), Tehnica-Info Ed., Chişinău, 2002
- [45] HABA C.G., BAHIRIN V., PRUTEANU C., *Indiphaso e-learning system - access to software tools for digital design computer simulation of the dynamics of virus spreading*, Journal of Medical Informatics & Technologies, Vol. 9 October 2005-12-14, (ISSN 1642-6037), PP. 313-320, Poland
- [46] HABA C.G., BAHIRIN V., PRUTEANU C., *INDIPHASO e-Learning System - Access to Software Tools for Digital Design*, Proceedings of Distance Learning Workshop 2005, 19-21 October, Ustron, Poland, pp.1-8, ISBN 83-922374-0-4
- [47] HABA C.G., *Finite State Machine Decomposition using implicit techniques*, Proceedings of Sintes 9 International Symposium on Systems Theory, Robotics and Process Informatics, June 4-6, 1998, Craiova, România
- [48] HABA C.G., *A method for FSM decomposition using factorization*, Politechnic Institute Journal IASI, XLV(IL), s. III, Fasc. 5, 1999
- [49] HARTMANIS J., STEARNS R.E., *Algebraic Structure Theory of Sequential Machines*, Prentice Hall, Englewood Cliffs, N.J., 1966
- [50] HINTERDING R., MICHALEWICZ Z., EIBEN A.E., *Adaptation in evolutionary computation: a survey*, Proceedings of the 4th IEEE Conference on Evolutionary Computation, 1997, NJ:IEEE, pp 65-9
- [51] HAUPT R., HAUPT S.E., *Practical Genetic Algorithms*. John Wiley & Sons, 1998
- [52] HOLLAND J. H., "Genetic algorithms." Scientific American, July 1992, p. 66-72
- [53] HOLLAND J. H., *Adaptation in Natural and Artificial Systems. An introductory analysis with applications to Biology, Control and Artificial Intelligence*, MIT Press, Cambridge, Massachusetts, 1992
- [54] HOPCROFT J.E., *A $n \log n$ algorithm for minimizing states in finite automata*. Tech Report Stanford University, CS 71/190, 1971
- [55] HOPCROFT J.E., ULLMAN J.D., *Introduction to Automata theory*, Languages and computation, Addison-Wesley Publishing Company, 1979
- [56] HORN J., *Finite Markov chain analysis of Genetic Algorithms with niching*, Proceedings of the 5th International Conference on Genetic Algorithms, pp 110-117, 1993
- [57] HOZA F., GÂLEA D., "Structura Calculatoarelor Numerice", Vol II, Ed. Tehnopres, 2001, ISBN 973-8048-37-0, Tempus INCOT 12123-97.
- [58] GERBAUX L., SAUCIER G., *Automatic synthesis of large Moore sequencers*, the VLSI Journal 13, 1992
- [59] INDIPHASO, *E-LEARNING SYSTEM FOR THE DESIGN OF EMBEDDED HARDWARE-SOFTWARE APPLICATIONS*, Project supported under CNCSIS grant No. 33371/29.06.2004 Theme 26 CNCSIS Code 516
- [60] JERRAYA A.A., PARK I., O'BRIEN K., *AMICAL: an interactive high level synthesis environment*, EDAC-EUROASIC Conference, Paris, France, 22-25 February 1993
- [61] JÓZWIAK L., CHOJNACKI A. : *Application of Information Relationship Measures to Logic Synthesis*, Proc. CSSP98 - 9th Annual Workshop on Circuits, Systems and Signal Processing, Mierlo, The Netherlands, November 1998
- [62] JUCAN T., ANDREI S., *Limbaje Formale si Teoria Automatelor*, Ed. Univ. „Al. I. Cuza”, Iasi, 1997
- [63] KAM T., VILLA T., BRAYTON R., SANGIOVANNI-VINCENTELLI A., *A fully implicit algorithm for exact state minimization*, Proceedings of Design Automation Conference, pp 684-690, June 1994
- [64] KOHAVI Z., *Switching and Finite Automata Theory*, McGraw-Hill Book Company, New York, second edition, 1978

- [65] KOUTSOFIOS E., NORTH S.C., *Drawing graph with dot (user manual)*, AT&T Laboratories, Murray Hill, NJ, November 1996
- [66] KOZA J.R., *Genetic Programming. On the Programming Computers by Means of Natural Selection*, The MIT Press, Cambridge, Massachusetts, London, England, 1992
- [67] KOZA J.R., FOREST B., DAVID A., KEANE M., *Genetic Programming III: Darwinian Invention and Problem Solving*. Morgan Kaufmann Publishers, 1999
- [68] LIN B., *Synthesis of VLSI designs with symbolic techniques*, PhD. Thesis, University of California, Berkeley, November 1991
- [69] MALITA M., *Bazele inteligentei artificiale. Logici propozitionale*, Editura Tehnica, Bucuresti, 1987
- [70] MAN K.F., TANG K.S. and KWONG S., *Genetic Algorithms. Concepts and Designs*, Springer, 1999
- [71] McCLUSKEY E., *Logic Design Principles*, Prentice-Hall, Englewood Cliffs, NJ, 1986
- [72] MENON A., *Frontiers of Evolutionary Computation*, ProductSoft Inc., Pittsburg, Pennsylvania, USA, eBook ISBN: 1-4020-7782-3, Print ISBN: 1-4020-7524-3, 2004
- [73] MINATO S., *Fast Generation of Irredundant Sum-of-Product Forms from Binary Decision Diagrams*, Sasimi 1992, pp 64-73, Japan, 1992
- [74] MINATO S., *Fast Weak-division method for implicit cube representation – Synthesis and simulation meeting and International exchange*, SASIMI 93, Nara, Japan, 1993
- [75] MITCHELL M., *An Introduction to Genetic Algorithms*. MIT Press, 1996
- [76] MUNTEAN I. , *Finite Automata Synthesis*, Editura Tehnica, Bucuresti, 1977
- [77] MVSIS, MVSIS Group, *Multi-level Logic Synthesis*, Electrical Engineering and Comp. Sciences Dept, University of California, Berkeley, CA 94720, august 2001
- [78] OHIGASHI H., HIGUCHI T., *Hardware Implementation of Computation in Genetic Algorithms*, Electrotechnical Laboratory Technical Report, 1995
- [79] PEDRAM M., MACII E., SOMENZI F., *High-Level Power Modeling, Estimation and Optimization*, Proceedings of DAC, pp. 504-511, 1997
- [80] PEDRAM M., LAI Y.T., VRUDHULA S.B.K., *BDD based decomposition of logic functions with application to FPGA synthesis*, 30th ACM/IEEE Design Automation Conference, 1993
- [81] PARTHA S. R. , SOWMYA A. , *Functional Decomposition of Composite Finite State Machines*, University of New South Wales, Australia
- [82] PERKOWSKI M., BURNS M., JOZWIAK L, and GRYGIEL S., *“An Efficient and Effective Approach to Column-Based Input/Output Encoding in Functional Decomposition”* Proceedings of 3rd International Workshop on Boolean Problems, pp. 19-29, Freiberg University of Mining and Technology, Institute of Computer Science, September 17-18, 1998.
- [83] PERKOWSKI M. , *Digital design automation : finite state machine design*, dept. of electrical engineering, Portland State Univeristy
- [84] PRANAV A., DEVADAS S., NEWTON A.R., *A unified approach to the decomposition and re-decomposition of sequential machines*, Proceedings of the Design Automation Conference, pp. 601-606, June 1990
- [85] PRANAV A., GOSH A., DEVADAS S., NEWTON A.R., *Implicit state transition graphs: application to logic synthesis and test*, Proceedings of the International Conference on Computer Aided Design, pp 259-264, November 1990
- [86] PRANAV A., SRINIVAD D., NEWTON R., *Optimum and Heuristic Algorithms of an Approach to Finite State Machine Decomposition*, IEEE Transactions on computer aided design, vol.10, no. 3, march 1991
- [87] PRANAV A., *Synthesis of sequential circuits for VLSI design*, PhD. Thesis, University of California, Berkeley, 1992

- [88] PRUTEANU C., *Complex Circuit Design. Finite Automata Decomposition*, Proceedings on The 7th International Conference on Development and Application Systems, 27-29 May 2004, pg. 294-298, Suceava, România
- [89] PRUTEANU C., GÂLEA D., HABA C.G., CALISTRU C.N., *Global Optimization in Complex Circuits Design*, Proceedings on The 4th WSEAS SIMULATION, MODELLING AND OPTIMIZATION (ICOSMO 2004), September 13-16, 2004, Izmir, Turkey
- [90] PRUTEANU C., GÂLEA D., *An Approach to Finite Automata Decomposition Using Genetic Algorithms*, Proceedings on ECIT 2004 – Third European Conference on Intelligent Systems and Technologies, (ECIT 2004), ISBN 973-7994-77-9, Iași, România, July 21-23, 2004
- [91] PRUTEANU C., GÂLEA D., HABA C.G., *Global Optimization in Complex Circuits Design*, Proceedings on 7th IEEE International Symposium on Signals, Circuits, Systems (ISSCS 2005), vol.2, ISBN 0-7803-9029-6, IEEE Catalog Number: 05EX1038, July 14-15, 2005, pg. 785-788, Iasi, Romania
- [92] PRUTEANU C., GÂLEA D., HABA C.G., *Application of Finite State Machine General Decomposition Method with Optimization*, Proceedings on The 8th International Conference on Development and Application Systems (DAS 2006), ISBN 973-666-194-6, 25-27 May 2006, pg. 325-332, Suceava, Romania
- [93] PRUTEANU C., GÂLEA D., HABA C.G., *An Extrinsic Evolvable Hardware Approach to Logic Synthesis Optimization*, Proceedings on The 8th International Conference on Development and Application Systems (DAS 2006), ISBN 973-666-194-6, 25-27 May 2006, pg. 277-280, Suceava, Romania
- [94] PRUTEANU C., PRUTEANU A.S., CALISTRU C.N., *Web Control on Internet Radio Streaming*, Proceedings on 8th International Symposium on Automatic Control and Computer Science, ISBN 973-621-086-3, October 22 - 23, 2004, Iasi, Romania
- [95] Roche Emmanuel , *Factorization of Finite-State Transducers*, Cambridge, February 1995
- [96] RUDOLPH G., *Convergence analysis of canonical Genetic Algorithms*, IEEE Transactions on Neural Networks, 5(1):96-101, 1994
- [97] RUPESH S.S., MADHAV P.D., NARAYANAN H., *Decomposition of Finite State Machines for Area, Delay Minimization*, Indian Institute of Technology, dept. of electrical engineering
- [98] SIS, *A system for sequential circuit synthesis*, University of California, Berkeley, CA, 1992
- [99] SOMENZI F. , *CU Decision Diagram Package* , Dept. of Electrical Eng., Colorado Univ. Boulder
- [100] STEFAN G. , *Digital systems and Circuits*, Editura Tehnica, Bucuresti, 2000
- [101] SZÁSZ G., *Introduction to Lattice Theory*, Thrid Revised and Enlarged Edition, Akademiai Kiado, Budapest, 1963
- [102] SWAMY G., BRAYTON R., McGEER P., *A fully implicit Quine-McCluskey procedure using BDD's*. Tech. Report No. UCB/ERL M92/127, 1992
- [103] TANESE R., *Parallel genetic algorithms for a hypercube Genetic Algorithms and their Applications*, Proceedings of 2nd International Conference on Genetic Algorithms (Cambridge, MA, 1987) ed J.J. Grefenstette, pp 177-183
- [104] THOMAS B., DAVID B.F., MICHALEWICZ Z., *Evolutionary Computation 1, Basic Algorithms and Operators*, Institute of Physics Publishing, Bristol and Philadelphia, ISBN 0 7503 0664 5, 2000
- [105] THOMAS B., DAVID B.F., MICHALEWICZ Z., *Evolutionary Computation 2, Advanced Algorithms and Operators*, Institute of Physics Publishing, Bristol and Philadelphia, ISBN 0 7503 0665 3, 2000

- [106] THOMPSON A., *Evolving electronic robot controllers that exploit hardware resources*, Proceedings of the 3rd European Conference on Artificial Life (Berlin: Springer), pp 640-656, 1995
- [107] THOMPSON A., *Silicon Evolution*, Proceedings of 1st International Conference on Genetic Programming, Cambridge, MA, 1996, MIT Press
- [108] TOACȘE G., NICULA D., *Electronica Digitala*, Editura Teora, Bucuresti, Romania, 1996
- [109] TWARDOWSKI K., *An associative architecture for genetic algorithm-based machine learning computer*, vol. 27, Los Alamitos, CA: IEEE Computer Society, pp 27-38, 1994
- [110] VALACHI A., ONOFREI V., MONOR C., COJOCARU D., - "*Proiectarea sistemelor digitale asincrone*", Partea I - Ed. Spectrum Iasi, 2000 - Finantata de TEMPUS INCOT Jep 12132-97
- [111] VALACHI A., HOZA F., ONOFREI V., SILION R., *Analiza, sinteza si testarea dispozitivelor numerice*, Ed. Nord-Est, 1993
- [112] VALACHI A., BARSAN M., *Tehnici Numerice si automate*, Ed. Junimea Iasi, 1986
- [113] VALENZUELA C.L. and WANG P.Y., *VLSI Placement and Area Optimization using a Genetic Algorithm to Breed Normalized Postfix Expressions*, IEEE Transactions On Evolutionary Computing, Vol. 6, No. 4, August 2002
- [114] VILLA T., SANGIOVANNI-VINCENTELLI A., „*NOVA: State assignment of Finite State Machines for optimal two level logic implementation*”, IEEE Transactions, 1990, C-9, pp 905-924
- [115] VILLA T., *Encoding problems in logic synthesis*, PhD. Thesis, University of California, Berkeley, May 1995
- [116] VILLA T., GITANJALI S., SHIPLE T., *VIS User's Manual*, The VIS Group: University of California, Berkeley, University of Colorado, Boulder, Now at Lattice Semiconductor, 1996
- [117] VOSE M.D., *Generalizing the notion of schema in genetic algorithms*, Artificial Intelligence, 50, pp. 385-396, 1991
- [118] WHITLEY D., *A Genetic Algorithm Tutorial*, Technical Report, CS-93-103, Nov. 10, 1993, Dept. Of Computer Science, Colorado State University
- [119] WOLFGANG T., *Applied Automata Theory*, 2003
- [120] YANG S., CIESIELSKI M., *Optimum and suboptimum algorithms for input encoding and its relationship to logic minimization*, IEEE Transactions on Computer Aided Design, January 1991
- [121] YOSHIYUKI I., *On Synchronized Evolution of the Network of Automata*, IEEE Transactions On Evolutionary Computing, Vol. 6, No. 2, April 2002
- [122] ZAHARIA C.N., CRISTEA A., *Genetic Algorithms and Neural Networks*, Editura Academiei Romane, 2002, ISBN 973-27-0889-1
- [123] ZAHARIA M.H., LEON F., GALEA D., "*Parallel Genetic Algorithms for Cluster Load Balancing*", Proceedings of the European Conference on Intelligent Systems and Technologies, Iasi, July 2004
- [124] ZAFAR H. , Maciej J. Ciesielski , *Decomposition and Functional Verification of FSMs*, University of Massachusetts, Amherst
- [125] ZEIGER H.P., *Loop-free synthesis of finite state machines*, PhD. Dissertation, Dept. Of Electrical Engineering, MIT, Cambridge, MA, September 1964
- [126] ZITZLER E., LOTHAR T., "*Multiobjective evolutionary algorithms: a comparative case study and the Strength Pareto approach.*" IEEE Transactions on Evolutionary Computation, vol.3, no.4, p.257-271 (November 1999)

Anexa A

Rezultatele în format Verilog a fișierelor top pentru masina prototip din Fig. 28 si Fig. 29, precum și pentru masinile descompuse din Fig. 31 si Fig. 32, obținute cu programele *genfsm*, *fsmtool* și *kiss2vl*, realizate de către autor, sunt descrise în continuare mai jos:

```
// Verilog file written by kiss2vl on Tue
Nov 02 16:32:12 2005
module shiftreg (reset, clock, in, out);
input reset, clock;
input in;
output out;
reg out;
reg [2:0] state, nextstate;
parameter st0 = 0,
          st4 = 1,
          st1 = 2,
          st2 = 3,
          st5 = 4,
          st3 = 5,
          st6 = 6,
          st7 = 7;

initial begin
    out = 1'b0;
    state = 3'b0;
    nextstate = 3'b0;
end

always @(posedge clock)
if (reset)
    state = st0;
else
    state = nextstate;

always @(state or in)
begin
    out = 1'b0;
    nextstate = st0;
    case (state)
    st0: casex (in)
        1'b0: begin
            nextstate = st0;
            out = 1'b0;
        end
        1'b1: begin
            nextstate = st4;
            out = 1'b0;
        end
    endcase
    st1: casex (in)
        1'b0: begin
            nextstate = st0;
            out = 1'b1;
        end
        1'b1: begin
            nextstate = st4;
            out = 1'b1;
        end
    endcase
    st2: casex (in)
        1'b0: begin
            nextstate = st1;
            out = 1'b0;
        end
        1'b1: begin
            nextstate = st5;
            out = 1'b0;
        end
    endcase
    st3: casex (in)
        1'b0: begin
            nextstate = st1;
            out = 1'b1;
        end
        1'b1: begin
            nextstate = st5;
            out = 1'b1;
        end
    endcase
    st4: casex (in)
        1'b0: begin
            nextstate = st2;
            out = 1'b0;
        end
        1'b1: begin
            nextstate = st6;
            out = 1'b0;
        end
    endcase
    st5: casex (in)
        1'b0: begin
            nextstate = st2;
            out = 1'b1;
        end
```

```

        end
    1'b1: begin
        nextstate = st6;
        out = 1'b1;
    end
endcase
st6: casex (in)
    1'b0: begin
        nextstate = st3;
        out = 1'b0;
    end
    1'b1: begin
        nextstate = st7;
        out = 1'b0;
    end
endcase
st7: casex (in)
    1'b0: begin
        nextstate = st3;
        out = 1'b1;
    end
    1'b1: begin
        nextstate = st7;
        out = 1'b1;
    end
endcase
endcase
end
endmodule

// Verilog file written by kiss2vl on Tue
Nov 2 20:05:27 2005
module shiftreg1 (reset, clock, in, out);
input reset, clock;
input in;
output out;
reg out;
reg [1:0] state, nextstate;

parameter st0 = 0,
    st2 = 1,
    st1 = 2,
    st3 = 3;

always @(posedge clock)
if (reset)
    state = st0;
else
    state = nextstate;

always @(state or in)
begin
    out = 1'b0;
    nextstate = st0;
    case (state)
    st0: casex (in)
        1'b000: begin
            nextstate = st0;
            out = 1'b0;
        end
        1'b100: begin
            nextstate = st2;
            out = 1'b0;
        end
        end
    1'b001: begin
        nextstate = st0;
        out = 1'b1;
    end
    1'b101: begin
        nextstate = st2;
        out = 1'b1;
    end
    endcase
    st1: casex (in)
        1'b000: begin
            nextstate = st0;
            out = 1'b0;
        end
        1'b100: begin
            nextstate = st2;
            out = 1'b0;
        end
        end
    1'b001: begin
        nextstate = st0;
        out = 1'b1;
    end
    1'b101: begin
        nextstate = st2;
        out = 1'b1;
    end
    endcase
    st2: casex (in)
        1'b010: begin
            nextstate = st1;
            out = 1'b0;
        end
        1'b110: begin
            nextstate = st3;
            out = 1'b0;
        end
    end
end

```

```

        end
    1'b011: begin
        nextstate = st1;
        out = 1'b1;
    end
    1'b111: begin
        nextstate = st3;
        out = 1'b1;
    end
endcase
st3: casex (in)
    1'b010: begin
        nextstate = st1;
        out = 1'b0;
    end
    1'b110: begin
        nextstate = st3;
        out = 1'b0;
    end
    1'b011: begin
        nextstate = st1;
        out = 1'b1;
    end
    1'b111: begin
        nextstate = st3;
        out = 1'b1;
    end
endcase
endcase
end
endmodule

// Verilog file written by kiss2vl on Tue
Nov 2 20:05:59 2005
module shiftreg2 (reset, clock, in, out);
input reset, clock;
input in;
output out;
reg out;
reg [1:0] state, nextstate;

parameter st0 = 0,
    st2 = 1,
    st1 = 2,
    st3 = 3;

always @(posedge clock)
if (reset)
    state = st0;
else
    state = nextstate;
always @(state or in)
begin
    out = 1'b0;
    nextstate = st0;
    case (state)
    st0: casex (in)
        1'b000: begin
            nextstate = st0;
            out = 1'b0;
        end
        1'b100: begin
            nextstate = st2;
            out = 1'b0;
        end
        1'b001: begin
            nextstate = st1;
            out = 1'b0;
        end
        1'b101: begin
            nextstate = st3;
            out = 1'b0;
        end
    endcase
    st1: casex (in)
        1'b000: begin
            nextstate = st0;
            out = 1'b1;
        end
        1'b100: begin
            nextstate = st2;
            out = 1'b1;
        end
        1'b001: begin
            nextstate = st1;
            out = 1'b1;
        end
        1'b101: begin
            nextstate = st3;
            out = 1'b1;
        end
    endcase
    st2: casex (in)
        1'b010: begin
            nextstate = st0;
            out = 1'b0;
        end
        1'b110: begin
            nextstate = st2;

```

```

        out = 1'b0;
    end
    1'b011: begin
        nextstate = st1;
        out = 1'b0;
    end
    1'b111: begin
        nextstate = st3;
        out = 1'b0;
    end
endcase
st3: casex (in)
    1'b010: begin
        nextstate = st0;
        out = 1'b1;
    end
    1'b110: begin
        nextstate = st2;
        out = 1'b1;
    end
    1'b011: begin
        nextstate = st1;
        out = 1'b1;
    end
    1'b111: begin
        nextstate = st3;
        out = 1'b1;
    end
endcase
endcase
end
endmodule

// Verilog file written by fsmtool on Tue
// Sep 2 17:56:47 2005
module top (reset, clk, in, out);
input reset, clk;
input in;
output out;
wire [1:0] aux1;
wire [1:0] aux2;
shiftreg1 Shiftreg1 (.reset(reset),
.clock(clk), .data({in,aux2}), .state(aux1),
.out(out));
shiftreg2 Shiftreg2 (.reset(reset),
.clock(clk), .data({in,aux1}), .state(aux2));
endmodule
module shiftreg1 (reset, clock, data, state,
out);

```

```

input reset, clock;
input [2:0] data;
output out;
output [1:0] state;
reg out;
reg [1:0] state, nextstate;
parameter st0 = 0,
        st2 = 2,
        st1 = 1,
        st3 = 3;
initial begin
    out = 1'b0;
    state = 2'b0;
    nextstate = 2'b0;
end
always @(posedge clock)
if (reset)
    state = st0;
else
    state = nextstate;
always @(state or data)
begin
    out = 1'b0;
    nextstate = st0;
    case (state)
    st0: case (data)
        3'b000: begin
            nextstate = st0;
            out = 1'b0;
        end
        3'b100: begin
            nextstate = st2;
            out = 1'b0;
        end
        3'b001: begin
            nextstate = st0;
            out = 1'b1;
        end
        3'b101: begin
            nextstate = st2;
            out = 1'b1;
        end
    endcase
    st1: case (data)
        3'b000: begin
            nextstate = st0;
            out = 1'b0;
        end
        3'b100: begin
            nextstate = st2;

```

```

        out = 1'b0;
    end
    3'b001: begin
        nextstate = st0;
        out = 1'b1;
    end
    3'b101: begin
        nextstate = st2;
        out = 1'b1;
    end
endcase
st2: case (data)
    3'b010: begin
        nextstate = st1;
        out = 1'b0;
    end
    3'b110: begin
        nextstate = st3;
        out = 1'b0;
    end
    3'b011: begin
        nextstate = st1;
        out = 1'b1;
    end
    3'b111: begin
        nextstate = st3;
        out = 1'b1;
    end
endcase
st3: case (data)
    3'b010: begin
        nextstate = st1;
        out = 1'b0;
    end
    3'b110: begin
        nextstate = st3;
        out = 1'b0;
    end
    3'b011: begin
        nextstate = st1;
        out = 1'b1;
    end
    3'b111: begin
        nextstate = st3;
        out = 1'b1;
    end
endcase
end
endmodule

```

```

module shiftreg2 (reset, clock, data, state);
input  reset, clock;
input  [2:0] data;
output [1:0] state;
reg    [1:0] state, nextstate;
parameter st0 = 0,
           st2 = 2,
           st1 = 1,
           st3 = 3;
initial begin
    state = 2'b0;
    nextstate = 2'b0;
end
always @(posedge clock)
    if (reset)
        state = st0;
    else
        state = nextstate;
always @(state or data)
begin
    nextstate = st0;
    case (state)
        st0: case (data)
            3'b000: nextstate = st0;
            3'b100: nextstate = st2;
            3'b001: nextstate = st1;
            3'b101: nextstate = st3;
        endcase
        st1: case (data)
            3'b000: nextstate = st0;
            3'b100: nextstate = st2;
            3'b001: nextstate = st1;
            3'b101: nextstate = st3;
        endcase
        st2: case (data)
            3'b010: nextstate = st0;
            3'b110: nextstate = st2;
            3'b011: nextstate = st1;
            3'b111: nextstate = st3;
        endcase
        st3: case (data)
            3'b010: nextstate = st0;
            3'b110: nextstate = st2;
            3'b011: nextstate = st1;
            3'b111: nextstate = st3;
        endcase
    endcase
end
endmodule

```